Устройство для выделения фазомодулированных сигналов на фоне помех

Союз Советских Социалистических РеспублииЗависимое от авт. свидетельстваЗаявлено ЗОЛ.1970 ( 1420816/26-9)с присоединением заявкиПриоритет ЧПК Н 04 Ь 1/10 Н ОЗЙ 3/00Комитет по делам изобретений и открытий при Совете Министров СССР.1971. Бюллетень34 УДК 621 396.669:621,376 4 (088.8) ата опубликования оппсаштя 25.1.197 Авторыизобретен яГ И. Даниленко и В. С. Плаксиен Таганрогский радиотехнический институт т " аявит ЛИРОВАННЪХ СТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ФАЗОМ СИ ГНАЛОВ НА ФОНЕ ПОУстройство содержит входную цепь 1, персмпожптель 2, интегратор 3, решающий блок4 и когерентный гетеродин 5.К плечам перемножителя фазоинвертора 65 подключены сумматоры 7 и 8, а к ним, в своюочередь, пороговые каскады 9, 10 соответсгвенно, которые нагружены на амплитудныедетекторы 11, 12, выходы детекторов 11, 12подключены к вычитающему каскаду 13,10Если помехи отсутствуют, то прн приходенд входнуто цепь 1 посылки, сннфазпой с когерептпым напряженнем 1/н в сумматоре 7происходит суммирование напряжения спгпа 15 . Улд -и ндпряженпя Ун когсрентного гетеро 8 вычитание одного из напряжение на выходе максимальной велпчистора 12 - мпнимдльдина 5, д в суммддругого. В результдетектора 11 достны, а на выходе оре дте гнет дете У= Ун напряжение нано нулю. юи, причем при2 выходе детекто5 При приходе пос терентным напряж выходе детектора де детектора 12 в ЗО наличии помех на тора 11 в случаеИзобретение относится к области радиотехники и может быть использовано в аппаратуре радиосвязи.Известны устройства для выделения фазомодулированных сигналов на фоне помех, содержащие перемножитель напряжения сигнала с помехой на напряжение когерентного гетеродина, выполненный в виде подключенных к вычитающему каскаду двух каналов обработки противофазпых сигналов, каждый из которых включает в себя последовательно соединенные сумматор входного сигнала этого канала с сигналом гетеродина и амплитудный детектор, а также подключенные к выходу вычитающего каскада перемножителя интегратор и решающий блок. Однако эти устройства при наличии помех в канале связи снижают достоверность приема, что вызывает необходимость увеличения энергии передаваемого сигнала.С целью повышения достоверности приема сообщений при неизменных параметрах сиг. нала в каждом канале перемножителя между сумматором и амплитудным детектором включен пороговый каскад, например ограничитель, управляющий вход которого для регулировки уровня ограничения соединен с выходом амплитудного детектора другого канала. На чертеже приведена блок-схема предложенного устройства. ылки, противофазной с коением Ьн, напрякение на 11 минимально, а на выхоаксимально. Однако прн пряжение на выходе детексинфазного сигнала будет320939 ис 7 Составитель Н. Степанов Корректор Н. Рождественская Редактор В. Левятов Техред Л. Богданова Заказ 3932714 Изд.1579 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 отличаться от максимальной величины, а на выходе детектора 12 - от минимальной, и тогда напряжение с выхода детектора 11, превышающее напряжение на выходе детектора 12 при синфазной посылке, запрет пороговый каскад 10, напряжение на выходе детектора 12 снизится до нуля и, как следствие, возрастет напряжение на выходе вычитающего каскада 13, При приходе противофазной посылки сигнал с выхода детектора 12 запрет пороговый каскад 9 и напряжение на выходе детектора 11 упадет до нуля.Увеличение напряжения на выходе вычитающего каскада 13 облегчает работу решающего блока 4 и повышает достоверность приема сообщений. Пр ед м ет изобретенияУстройство для выделения фазомодулированных сигналов на фоне помех, содержащее перемножитель напряжения сигнала с помехой на напряжение когерентного гетеродина, выполненный в виде подключенных к вычитающему каскаду двух каналов обработки противофазных сигналов, каждый из которых включает в себя последовательно соединенные сумматор входного сигнала этого канала с сигналом гетеродина и амплитудный детектор, а также подключенные к выходу вычитающе го каскада перемножителя интегратор и решающий блок, отличающееся тем, что, с целью повышения достоверности приема сообщений при неизменных параметрах сигнала, в каждом канале перемножителя между сум матором и амплитудным детектором включенпороговый каскад, например ограничитель, управляющий вход которого для регулировки уровня ограничения соединен с выходом амплитудного детектора другого канала, 20