Устройство встроенного контроля дешифратора

Номер патента: 312262

Авторы: Пискун, Руденко

ZIP архив

Текст

О П И С А Н И Е 332262изоьеЕТЕНИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 6 сюз Советскиа Социалистических РеспубликЗависимое от авт. свидетельс Ле аявлено 12 1.1970 ( 1395430/18-24) МПК 6 061 11/00 единением заявки Ле с п риоритетпубликовано 19 Л 11.1971. Бюллетень Лс 25ата опубликования описания 07.Х.1971 Комитет по дела изооретений н сткрытипри Совете МинистровСССР 8.562:533 (088.8 Авторыизобретения, Ф. Руденко и 10 иску явител УСТРОЙСТВО ВСТРОЕННОГО КОНТРО ШИФРАТОРА Изобретение мож автоматике, телем технике, технике свИзвестное устрой ра, выполненное в мации, поступающе ра, имеет относител ет быть использовано в еханике, вычислительной язи и других.ство контроля дешифратовиде анализатора инфорй с выходов дешифратоьно сложенную схему,Схема предного контроляда выходныеотрицательнучертеже. гае могоешифратигналы полярно тва встроенслучая, когтора имеют бражена на устрои ора дл дешифр сть, из Цель изобретения - упрощение схемы.Достигается это тем, что устройство состоит из двух диодных ячеек, имеющих по п входов каждая и двух логических схем НЕ, соединенных между собой так, что каждый пз и выходов дешифратора подключен к одному из п входов первой диодной ячейки через резистор и к одному из п входов второй диодцой ячейки - непосредственно, выход первой диодной ячейки соединен со входом первой логической схемы НЕ, а выход второй диодной ячейки через резистор - со входом второй логической схемы НЕ, выход первой схемы НЕ через резистор подключен также ко входу второй логической схемы НЕ, выход которой является выходом устройства. Выходы дешифратора, количество которыхравно и, связаны с его входами, количествокоторых равно 2 п зависимостью п=2",Устройство встроенного контроля дешифра 5 тора состоит цз двух диодных ячеек 1 и 2,двух логических НЕ 3 и 4 и резисторов 5, 6,7, 8, 9.Велцчцна сопротивления каждого резистора выбирается максимально возможной, что 10 оы црц одновременном наличии сигнала надвух цли более выходах дешифратора цлццри одцовременцом отсутствии сигнала навсех его выходах логическая схема НЕ цз.меняла бы свое состояние,15 В исправном дешцфраторе сигнал долженпоявляться только на одном оцредел нномего выходе. В этом случае триод схемы 3 закрыт, так как тока от одного сигнала с определенного выхода дешифратора недостаточ 20 цо для его открывания, а триод схемы 4 открыт, так как токи от сигналов схемы 3 иячейки 2 суммируются на его входе.Наиболее вероятные неисправности дешцфратора могут быть обнаружены по двум црц 25 знакам. Первый признак - одновременноепоявление сигналов ца двух цлц более выходах дешцфратора, второй - отсутствие сцг.нала на всех его выходах. При одновременном появлении сигнала на двух цлц оолее30 выходах дешифратора триод логической схс.32262 Составитель В. КудрявцевРедактор Н. М. Спиридонова Текред Л. Л. Евдонов Корректор Н. Рождественская Заказ 2753/3 Изд. М 1136 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Раугпская иаб., д. 4/5 Типография, пр. Сапунова, 2 мы 3 открывается, так как токи на его входе суммируются, а триод логической схемы 4 закрывается, что свидетельствует о неисправности.В случае отсутствия сигнала на всех выходах дешифратора, а значит и на выходе ячейки 2, триод схемы 4 тозке будет заперт, что также свидетельствует о неисправности дешифратора,Предмет изобретенияУстройство встроенного контроля дешифратора на и выходов, содержащее диодные ячейки, логические схемы НЕ и. резисторы, от,гичающееся тем, что, с целью упрощения схемы, оно состоит из двух диодных ячеек, имеющих по и входов каждая, и двух логических схем НЕ, соединенных между собой так, что каждый из и выходов дешифратора 5 подключен к одному из и входов первой диодной ячейки через резистор и к одному из и входов второй диодной, ячейки - непосредственно, выход первой диодной ячейки соединен со входом первой логической схемы 10 НЕ, а выход второй, диодной ячейки черезрезистор - со входом второй логической схемы НЕ, выход первой схемы НЕ через резистор подключен также ко входу второй логической схемы НЕ, выход которой яв ляется выходом устройства.

Смотреть

Заявка

1395430

Г. Ф. Руденко, Ю. И. Пискун

МПК / Метки

МПК: G06F 11/16

Метки: встроенного, дешифратора

Опубликовано: 01.01.1971

Код ссылки

<a href="https://patents.su/2-312262-ustrojjstvo-vstroennogo-kontrolya-deshifratora.html" target="_blank" rel="follow" title="База патентов СССР">Устройство встроенного контроля дешифратора</a>

Похожие патенты