281898

28 898 ОПИ САНИ ЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскиз Социалистическик Республик( 1342561/18 Заявлено 30.тг 1.196с присоединением л, 42 птз, 510 явкиКомитет оо аелегс изобретений и аткрыти кри Совете Министров СССРМПК 6 061 5/04УДК 681.325.53(088,8 торит Опубликовано 14.Х.1970. Б 1 оллстспь2Дата опубликования описания 23.ХП.1970 Авторизобретени П. Дащен явител НОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНО ДВОИЧНОГО КОДА В ЧИСЛО-ИМПУЛЬСНЫЙ КОДотя бы в одном из т кана 1, со схемы сборки 17 единичный вход тригге енератор 1 импуль Предложение относится к области автоматики и вычислительной техники и предназначено для одновременного преобразования нескольких параллельных двоичных кодов,в соответствующие число-импульсные коды (без стирания двоичных кодов), например, при управлении щаговыми двигателями.Известны многоканальные преобразователи параллельного двоичного кода в число-импульсный код, в которых время .преобразования не зависит от числа нулей и единиц в преобразуемом коде и пропорционально числу разрядов преобразуемого кода,Предложенное устройство отличается тем, что содержит схему сборки и триггер переключения импульсов, причем входы схемы сборки соединены с шинами считывания запоминающего устройства, а выход схемы сборки соединен с единичным входом триггера переключения импульсов, единичный выход которого соединен через вентиль с двоичным счетчиком, а нулевой выход соединен через элементы задержки, ИЛИ и вентили с поразрядными входами записи регистра и двоичного счетчика.Это позволяет повысить быстродействие устройства при,преобразовании двоичных кодов, содержащих большое количество нулей.На чертеже представлена схема описываемого устройства.Устройство содержит г сов, управляющие триггеры 2 и 8, .вентили 4 - 7, триггер 8 переключения импульсов, (гг - 1)- разрядный двоичный счетчик 9, элемент ИЛИ 10, элементы 11 и 12 задержки, вен тили 18, элемент ИЛИ 14, т,выходныхтриггеров 15 (если число каналов равно т) ггг выходных вентилей 1 б, схему сборки 17, запоминающее устройство на ячейках 18 памяти (например, на ферритовых элементах) 10 для хранения и-разрядных двоичных кодов,число которых равно т, гг вертикальных шин 19, управляющих разрядами запоминающего устройства, ггг шин считывания 20 и (и - 1)- разрядный регистр 21.15 Устройство работает следующим образом.Импульс запуска устанавливает управляющий триггер 2 в состояние 1, Тогда очередной импульс от генератора 1 пройдет через вентиль 4 установит триггер 2 в состояние О, 20 триггер 8 - в состояние, при котором вентиль5 пропускает счетные импульсы от генератора 1, счетчик 9 и регистр 21 - в состояние О, триггеры 15 и 8 - в состояние О.Этот же импульс после задержки на эле менте 12 (на время сброса триггеров 15) осуществит считывание старших разрядов кодов по всем т каналам с ячеек 18 запоминающего устройства.В случае, если х30 лов будет считанасигнал поступит на2 ц 189 Ь Составитель В. В, Игнатущенко Редактор Е, В, Семанова Корректор О. С. Зайцева ЦНИИПИ Заказ 3534/1 Тираж 480 Подписное Типография, пр. Сапунова, 2 ра 8, который откроет вентиль б, пропускающий счетные импульсы на счетчик 9 и на выходные вентили 1 б. При считывании 1 из старших разрядов запоминающего устройства устанавливаются в 1 выходные триггеры 15 соответствующих каналов. Это приводит к открыванию вентилей 16 тех каналов, по которым была считана 1.На вход счетчика проходит 2" - 1 импульсов (т, е, число импульсов, соответствующее весу старшего разряда п-разрядного двоичного кода), после чего счетчик 9 выдает импульс, который, пройдя через элементы ИЛИ 10:и 14, установит триггеры 8 и 1 б в состояние О, а после задержки на элементе 11 запишет 1 в (г - 1)-й 1 разряд счетчика 9 и регистра 21. При записи 1 в (а - 1) -й разряд регистра 21 происходит считывание (и - 1)-х разрядов кодов .по всем каналам.Процесс преобразования последующих разрядов двоичных кодов, записанных в запоминающем устройстве, происходит аналогичным образом, причем в каждом такте преобразо,вания в соседний младший разряд регистра 21 записывается 1 без разрушения информации, записанной в старших разрядах, При этом во все разряды счетчика 9, соответствующие преобразованным старшим разрядам двоичных кодов, через вентили 13 записывается 1, Вентили 18 управляются единичными выходами разрядов регистра 21,Если при считывании г-того разряда по всем т каналам, во всех кодах будет считан О, то на выходе схемы сборки 17 импульс будет отсутствовать. Тогда триггер 8 останется в исходном состоянии О, вентиль б будет заперт, а вентиль 7 - открыт,Очередной импульс из генератора 1 пройдет через вентили б и 7, поступит на элемен 1ИЛИ 10 и произведет те же операции, чтопроизводит импульс с выхода счетчика 9. Таким образом, в случае, когда в ю-тых разря 5 дах всех т считываемых кодов нет ни однойединицы, такт преобразования пропускается, что приводит к сокращению времени преобразования на 2 периодов счетных импульсов в каждом такте преобразования -того10 разряда, содержащего О во всех и двоичных кодах.Процесс преобразования заканчивается после появления выходного сигнала с вентиля 18,управляемого единичным выходом младше 15 го разряда регистра 21. Этот сигнал устанавливает триггер 8 в состояние О, что приводит к запиранию вентиля б, управляющеговыходом генератора 1,Предмет изобретенияМногоканальный преобразователь параллельного двоичного кода в число-импульсный код, содержащий регистр, двоичный счетчик, запоминающее устройство, выходные тригге ры, управляющие триггеры, тенератор импульсов, вентили, элементы задержки и ИЛИ, отличающийся тем, что, с целью повышения быстродействия, он содержит схему сборки и триггер переключения импульсов, 30 причем входы схемы сборки соединены с шинами считывания запоминающего устройства, а выход схемы сборки соединен с единичным входом триггера переключения импульсов, единичный выход которого соединен через 35 вентиль с двоичным счетчиком, а нулевойвыход соединен через элементы задержки, ИЛИ и вентили с поразрядными входами записи регистра и двоичного счетчика.