Параллельно-последовательный аналого-цифровой преобразователь

(511 4 1 03 М 1/14 ПИСАН 1.К.Марцинкявичус,ександров ОО СР ГОСУДАРСТВЕНХЫИ ХОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГХНТ СССР(71) Институт технической теплофизЬки АН УССР(56) Авторское свидетельство СССР У 1327290, кл. Н 03 М 1/14, 1983,Авторское свидетельство СССР Ь 1418900, кл. И 03 М 1/14, 1986. (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЬ 11 АБАЛОГООФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительна-вычислительной технике. Цель изобретения - повышение быстродействия преобразователя. Преобразователь содержит цифроаналоговый преобразова тель (ЦАП) 1, резистивный делитель2 напряжения с коэффициентом деленияна "2", включенный между входной шиной и выходом ПАП 1, резистивный делитель 3 напряжения, включенный между входной шиной и общей шиной, выходы делителей подключены соответственно к первому и второму входам коммутатора 4, выход которого соединенс информационным входом аналого-цифрового преобразователя (АДП), сумматор 9 и блок 10 управления. ВыходыАЦП подключены соответственно к информационным входам сумматора 9, выходы старших разрядов которого соединены с входами ЦЫ 1 1, а выходы блока и10 управления соединены с управляющими входами хоииутатора АЦП и суммато- ЯИзобретение относисся к электро -измерительной и вычислительной технике и может быть использовано для преобразования в цифровом коде аналого 5вых сигналов, мгновенные значения которых занимают широкий динамическийдиапазон.Цель изобретения - повышение быстродействия устройства. ОПа чертеже представлена структурная схема АЦИ.Схема включает в себя цифроаналоговый преобразователь (ЦАП) 1, резистивный делитель 2 панряжения с коэффициентом делейия на "2", резистивный делитель 3 напряжения, коммутатор 4, аналого-цифровой преобразователь (АЦН) 5, выполненный на параллельном преобразователе 6 с дополнительными компараторами 7 и 8, сумматор 9, блок 10 управления.Устройство работает следующим образом,Б первом такте по фронту сигнала"Такт 1", формируемого блоком 10 управления, на вход АЦП 5 подается сигнал 1 /2и преобразуется им в кодХи старших разрядов.При этом уровень входного сигнала ЗОустанавливается с помощью масштабируюцего усилителя (не показан) в соответствии с формулойссФ1 тп= 2 Ь 11,д макс 35где 11 - верхний уровень сигналаа ."датчика входного сигнала;ш - масштабный коэффициент;Ь 1 - шаг квантования АЦИ 5.Ио срезу сигнала Такт 1 код п11 и 40 старших разрядов заносится в сумматор 9, на выходе ЦАП 1 устанавливается компенсирующее напряжение обрат.-с ной полярности в соответствии с фор 45 мулойИ и= п(1 )Ь 1 цдпгде Д 1 дп - аналоговый эквивалент едис 1 Пницы младшего разряда ЦАП,который в данном устрой- )Остве выбран с таким расче 111том, чтобы ЬЦсд,=2Ь 1.Б таком случае на втором входекоммутатора 4 устанавливается напряжение 55И =2 Ь 1 Г 1/2Д 13,где Г (- символ дробной части делителя,Таким образом обеспечивается согласование преобразуемого сигнала и во втором цикле работы ЛЦП 1 так какБо втором цикле по фронту сигнала "Такт 2" на вход ЛЦП 5 поступает напряжение 13и преобразуется и код и младших разрядов, а по срезу этого сигнала код младших разрядов заносится в сумматор 9.Динамические погрешности преобразования корректируются с помощью дополнительных компараторов 7 и 8.Так, если в момент второго преобразования 1 с,д 111, то срабатывает компаратор 8 и производится вычитание единицы младшего разряда в сумматоре 9, После установления нового значения АЦП 5 формирует код п младших разрядов.Б противном случае, когда 13 с,дс (111 срабатывает дополнительный компаратор 7 и в сумматоре 9 производится сложение единицы младшего разряда относительно старших разрядов преобразования,Формула и э о б р е т е н и яПараллельно-последовательный аналого-цифровой преобразователь, содержащий первый резистивный делитель напряжения, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, а выход соединен с первым информационным входом коммутатора, выход которого подключен к информационному входу аналого-цифрового преобразователя, управляющий вход которого соединен с первым выходом блока управления, а выходы подключены к соответствующим информационным входам сумматора, первый и второй выходы которого являются первой и второй выходными шинаки, а первый выход соединен с,входом цифроаналогового преобразователя, второй выход блока управления соединен с управляющим входом сумматора, а группа выходов подключена к, управляющим входам коммутатора, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия, в него введен второй реэистивный делитель напряжения, первый вход которого является входной шиной, второй вход подключен к общей шине, а выход соединен с вторым информационным входом коммутатора е