Устройство для ввода-вывода информации

(594 0 06 У 3 00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Институт электродинамики АН УССР(56) Клингман Э. Проектирование микропроцессорных систем. - М.: Мир, 1980.КофФрон Дж. Технические средства микропроцессорных систем: Практический курс. - М.: Мир, 1983. (54)(57) УСТРОЙСТВО ДПЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее двунаправленный параллельный регистр, информационные входы-выходы первой и второй групп которого являются соответствен. нс инФормационными входами-выходами первой и второй групп устройства,801191913 А входы разрешения записи и чтенияИ являются соответственно входами Запись в память" и "Чтение из памяти" устройства, вход выбора кристалла является адресным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит однонаправленный параллельный регистр, информационные входы которого являются адресными входами группы устройства, вход выбора кристалла объединен с входом выбора кристалла двунаправленного параллельного регистра, и элемент ИЛИ, выход которого подключен к входу разрешения записи однона- Е правленного параллельного регистра, выходы которого являются адресными выходами устройства, входы элемента ИЛИ объединены с входамиразрешения записи и чтения двунаправленного параллельного регистра.ФейЗаказ 7164/46 Тираж 709 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Н, Раушская наб д. 4/5Филиал ППП "Патент", г.Ужгород, ул.Проектная,4 1 1191Изобретение относится к вычислительной технике в частности к систе-мам ввода-вывода информации в ЦВМ, и может быть использовано преимущественно в управляющих ЦВМ и микро-ЭВМ 5 реального времени, которым требуется большая производительность вывода информации.Цель изобретения - повышение быстродействия устройства и расширение О его функциональных возможностей за счет использования шины адреса процессорной системы в качестве канала вывода информации.На чертеже представлена схема 5 устройства. для ввода-вывода информации.Устройство содержит двунаправленный параллельный регистр 1, информационные входы-выходы которого, 20 являющиеся информационными входами- выходами первой группы устройства, подключаются к шине 2 данных процессорной системы 3, а информационные входы-выходы второй группы, являющиеся информационными входами-выходами второй группы устройства, служат для обмена информацией с внешними устройствами. Входы разрешения записи ч чтения регистра 1, являю щиеся входами "Запись в память" 4 и "Чтение из памяти" 5 устройства, подключаются к соответствующим линиям управления процессорной системы, а также соединены с входами элемента ИЛИ 6, выход которого подключен к входу записи однонаправленного параллельного регистра 7. Информационные входы этого регистра, являющиеся входами адреснойгруппы устройства,под ключаются кшине 8 адреса процессорной системы 3, кроме одного разряда 9, а информационные выходы, являющиеся выходами адресной группы устройства, служат для вывода информации во внеш нее устройство. Входы выбора кристал ла регистров 1 и 7 объединены и подключены к свободному адресному разряду 9.В режиме вывода информации ЦП процессорной системы 3 выполняет операцию записи данных в запоминающее устройство, адрес ячейки которого определяется значением иразрядов выводимой информации по адресной шине 8и единичным значением свободного адресного разряда 9 (и - разрядностьшины адреса процессорной системы 3),который подключает к шине 8 адресаи (и-разрядной шине 2 данных регистры 7 и 1 соответственно, а также внутри процессорной системы 3 отключаетот шины 2 данных все подключенные кней устройства, кроме ЦП. При этомактивизируется линия управления процессорной системы "Запись в ггамять"4, в которой формируется сигнал записи поступающей информации в регистр1 и с помощью элемента ИЛИ 6 в регистр 7. В результате одновременнона выходах регистра 1 появляетсяш бит, а на выходах регистра 7 -пбит информации, Следовательнопроизводительность вывода информации увеличивается в (го+и)/т разпо сравнению с известным устройством, чем и достигается повышениебыстродействия устройства.В режиме ввода-вывода ЦП выполняет операцию чтения данных из запоминающего устройства с такой жеадресацией, как и в режиме вывода.При этом активизируется линия управления процессорной системы "Чтение из памяти" 5, в которой формируется сигнал чтения данных из регистра 1 и с помощью элемента ИЛИ 6 сигнал записи поступающей информации врегистр 7. В результате одновременно на выходах регистра 7 появляетсяибит, а на шину 2 данных поступает ш бит информации,