Распределитель импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 10501 11 03 К 17/62 ОПИСАНИЕ ИЗОБРЕТЕНИ 39ий и А. И. енина полия Великойреволюции Хоменко хничес- ктябрьи др, Микроэлстройств. М,69, рис. 6.6.50-78,3,70 (протот ектрон- Советиг. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевский ордена Лкий институт им. 50-летской социалистической(56) 1. Букреев И. Н.ные схемы цифровых уское радио, 1975, с. 22. Заявка Япониикл. Н 03 К 23/16, 27.0(54) (57) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬС(1 В, содержащий соединенные последовательно Р-триггеры но числу разрядов, инверсный выход первого триггера соединен с его информационным входом, входы синхронизации и всех 0-триггеров соеди иены с входной шиной, н элемент ИЛИ-НЕ, отличающийся тем, что, с целью повышения быстродействия, входы элемента ИЛИ-НЕ соединены с прямыми выходами всех триггеров, кроме первого н последнего, а его выход соединен с асинхронным входом уст:.новки в нуль первого триггера.( е.4 Тираж 986 ПУжг)роп, ул. Прое каз 846 Г 1 етеитэ,исиое ая, 4 ВНИИПИФилиал ПП Изобретение отн", игся к импхльсой техникс и может быть 5 спользовдн и устрой ствах автоматики, телемеханики и вычисли тельной техники.Известен , И 1 сллитель их)пул),сон, с держащий -триггсры, вклк)ченице к) сл. ме сдвигаюшего регистр, с ирекресгицми связями1.Недостаток устройства . невысокс бы. стродействие.Наиболее близким к прсдлдгдемому тсх иическим решением является распределителс импульсов, содержащий соелинеиныс последовательно с-триггеры по числу разрядов, инверсный выход первого триггера сое- ДИНСН С ЕГО ИифОРМДСИОНИЬМ ВХОЛОМ, НХОЛЫ синхронизации всех О-триггеров соединены с входной шиной, и эдемегг ИЛИ-НЕ 2.Недостатком известных устроиств является невысокое быстродействие.Цель изобретения - говышенис быстро. действия.Эта цель достигается тем, что в распределителе импульсов, содержащем соединенные последовательно 1.-триггеры по числу разрядов, инверсный выход первого триггера соединен с его информационным входом, входы синхронизации всех П-триггеров соединены с входной шиной, и элемент ИЛИ.НЕ, входы элемента ИЛИ-НЕ соединены в прямыми выходами всех триггеров, кроме первого и последнего, а его выход соединен с асинхронным входом установки в нуль первого триггера.На фиг.представлена функциональная схема устройства; на фиг, 2 - диаграммы, иллюстрирующие его работу.Распределитель импульсов содержит О-триггеры- 4, причем прямой выход каждого триггера-4, кроме последнего, сое. динеи с О-входом последующего триггера, инверсный выход триггераСовииен с его В-входом, входы синхронизации- триггеров- 4 соединены с входной шитй 5, и элемент 6 ИЛИ.НЕ, входы которого соединены с 11 р 51 мми н х)лд ми ч рир)н 2 и 1, д сО нц.хл с дсинхрицм входм хсаинки в нул триггера ., тройстно работает с.елх юци м Об.5РИЗОМ.Б исходном состоянии на выдхолах триг 15 еН)н 1 . 4сиидл лОГическОГО нуля, д нд нцхоле эсп мснтд 6 ИЛИ-НЕсигнал ,10 Гичской единицы. приходом пернОГО вхли)о им 1 льса с шины 5 нд прямом О вьхоле триггердпоявляется логическаяединица. (, приходом второго импульса эта единица переписывается в триггер 2, а в триггерзаписьвается логический нуль.Нд выходе элемента 6 ИЛИ НЕ появляется 5логческии нуль, который поступает нд синхроиньй вход установки н нуль триггера 1, поддерживает этот триерн нулевом состояни и блокирует запись сигнала в него.(, приходом третьего импульса единица переписывается и триггер 3, а в триггер 2 - 20 нуль На выхс:ле элемента 6 ИЛИ-НЕ попрежнему логический нуль, слелонательно, триггер 1 заблокирован, Наконец, с прихо.дом четвертого импульса с шины 5 единица перелисьндется в триггер 4, н триггер 3 переписывается нуль и на выходе элемента 6 ИЛИ-НЕ появляется единица. Теперь триггерготов к записи сигнала и с прихолом пятого импульса весь цикл повторяется.На фиг. 2 в показан входной сигнал; нд фиг.2 б, в, г, д - сигналы на выходах распре.делителя - прямых выходах триггеров. 4, соответственно; на фиг. 2 а - сигнал на ны.холе элемента 6 ИЛИ-НЕ. При другом числе триггсров распределитель работает аналогично. Таким образом, при подключении выхоЗ 5 ла элсмснта 6 ИЛИ-НЕ к асинхронному входу установки триггерав нхль он надежно удерживдется в нулевом состоянии но время прохождения логической единицы по цепочке триггеров 2 . 4, что предотвращает запись ложных сигналов на высоких частотах и повышает быстродействие устройсгна.