Устройство для ввода информации

(51)5 С 06 Г 3 ПИСАНИЕ ИЗОБРЕТЕН У Н АВТОРСК ИДЕТЕЛ ФОР МАЦИ 4(5) Изобретение о тельной технике и тноситсяможет бытнии устрсй, Цельюьп.ценив бьации, Устеабразова острое ражени ся пов инфорь зовацо пр работки из тенил являе стана ввода содержит пе вьп них. Урр Ул Фиг. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССРФормула изобретенияУстройство для ввода информации, содержащее первыи преобразователь кодов, блок управления, первый регистр, второй преобразователь кодов, блок обработки данных и генератор сигналов, первый выход блока управления соединен с управляющим входом первого преобразователя кодов, инфор мационный выход и выход готовности блока обработки данных являются соответственно информационным выходом и выходом готовности устройства,первый вход запроса блока обработки дан ных соединен с входом обнуления блока управления и является первым управляющим входом устройства, выход первого регистра соединен с информационным входом второго преобразователя кодов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия ввода информации, в устройство введены формирователь сигналов, с первого по четвертый коммутаторы, первый и 25 второй. блоки памяти, второй регистр и третий преобразователь кодов,первый вход генератора сигналов соединен с выходом готовности блока обработки данных, второй вход запроса которого является вторым управляющим входом устройства, второй вход генератора сигналов соединен с вторым выходом блока управления, тактовый вход которого соединен с выходом генератораЗ 5 сигналов, адресный выход формирователя сигналов соединен с информационным входом первого коммутатора, выход которого соединен с адресными входами первого преобразователя кодов,пер вого и второго блоков памяти, выход первого преобразователя кодов соединен с информационньм входом первого блока памяти и с выходом второго преобразователя кодов, информационный иуправляющие входы которого соединены соответственно с управляющим входом третьего преобразователя кодови с первым выходом блока управления,третий, четвертый и пятый выходы которого соединены соответственно суправляющим входом четвертого .коммутатора, управляющими входами второго и третьего коммутаторов и управляющими входами первого и второгоблоков памяти, счетные вход и выходблока управления соединены соответственно с выходом переноса и счетнымвходом формирователя сигналов, управляющий выход которого соединен суправляющими входами первого и второго регистров, управляющий входпервого коммутатора соединен с первым выходом блока управления, входобнуления которого соединен с управляющим .входом формирователя сигналов,выход третьего преобразователя кодовсоединен с информационным входом второго регистра, выход которого соеди-нен с инФормационными входами третьего и четвертого коммутаторов, выходпервого блока памяти соединен с информационным входом второго блока памяти, выход четвертого коммутатора соединен со стробирующим входом блокаобработки данных, первый и второй информационные входы которого соединены соответственно с выходами второгои третьего коммутаторов, выходы второго и третьего коммутаторов соединены соответственно с информационнымивходами первого и второго регистров,выход второго регистра соединен синформационным входом третьего преобразователя кодов.1580340 22 2 Таблица Адрес Упр Упр 2 УпрЗ Упр 4 Упр 5 Упрб тарший Младши 0 ОООВ 0 1 В 11110 В 0000 В ОООВ 00 В 010 В 01 В 100 В 00001 В ге 2 0 00100 В 0 1 В 0ОООВ 00 В ИО ОВ011 В 100 В М-р М М,01 ОООВ М М+1 ОООВ И+(И)М ИММ0 01 В2 1 10000 В 01000 В 11 11 В00100 В 0 М+ (М) 1 0 0000 В 2 М ОООВ Ожидание ООВ Таблица 2 1Адрес Д Адрес Д Адрес ДАдресД ОООО О О 1 ОО О 1 ООО О ООО 1 О Оа О 1 ОО 1 О оого о огг о о гого о оогг о о 1 г 0 1 Таблица 3 Вход Выход Вход Выход М 2 М2 М+3 2 Мм-г ОООВ 001 В ООВОВ ООВ одежим 1 1 1 2 М 3 2М+1 ММ+1М+2 111 В 11111 В 111 В 11111 В 11..10 В г 11 В 1111 В 111 В 1 111 1 В 11011 В 11 11 В 1 В 1111 В 11 В 011 1 В 1100 О1101 1 1110 г 1 111 1.1580340 24 23 Та блица 4 Адрес Выход Код тер- ПримечаниеминальКод тер- Код ярминаль- кости ности ности терминальные Члр Счещ напр ТОКА 0000 ОООО 0Элемент терминальный 0000 1111 0 То жеаОстальные адреса 1 Элементы не Улр 1 врг УпИ УЛРЙ УпрЮ Счет1580340 алие Такт В й 25 и 25 28 ь С.Кулишердокова К остав ехр ед ор Э.Лончакова едак тор ог л Т 53 Заказ 2012ВНИИПИ Госуд ис ри ГК митета по изобретени ква,. Ж, Раушская венного к 113035, М и о б.,крытияьд. 4/5 Гагарина, 1 ор Така 8 с 2УпРо 2 о Производственно-издательский комбинат "Патент", г. У1580340 татор 12, второй регистр 13, третийпреобразователь 14 кодов и четвертый коммутатор 15. Указанная цель 5достигается за счет введения формирователя 7, коммутаторов 8, 10,12,5, блоков 9, 1 памяти, регистра 13и преобразователя 14. 2 ил., 4 табл. кодов, блок 2 управления, первый регистр 3, второй преобразователь 4кодов, блок .5 обработки данных, генератор сигналов 6, формирователь сигналов 7, первый оммутатор 8,первыйблок 9 памяти, второй коммутатор 10,второй блок 1 памяти, третий коммуИсходное изображение (изображение уровня 1) есть матрица размероммм,2 х 2элементов, принимающих 15 одно из двух условных значений: 0и "1", Изображение уровня "2" строится по исходному путем вычисленияэлементов яркости по следующей формуле: Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки изоЦражений. Целью изобретения является повышение быстродействия ввода информации в ЭВМ. 3с- В(Ам АФ 1)-2;А,=4зХ В(А А А,) ) 2,А,О В(А.А ) 9, если 1, если где А А А А ю- число характеризующее адрес;А- цифра в четвертичной системе 30счисления насоответствующем месте, Количество цифр вчисле И-ш+1.В(А,АА,) = 0,1); Фрагмент исходного изображения имеет форму квадрата и его размеры равны 2 х 2 элемента исходного изображения. Вычисление значения элемента яркости на ш+1 уровне осуществляется по элементам ш уровня по аналогичному выражению. Формула (1) является частнымслучаем рекурсивного выражения 3О, еслиВ(А,А А)21если Х В(А АА, 2.Таким образом, получилась пира- . фрйгмента, являются избыточными, мидальная структура данных из изоб- ,так как повторяют уже известное знаражений всех ш = 1, М уровней. Для чение элементов яркости исходного формирования квадродерева из пира изображения данного фрагмента. мидальной структуры данных требуется Следовательно, в квадродереве сузнание элементов . изображения наществует еще один параметр, помимо всех уровнях, которые описывают фраг- яркости,.на ш =,2, И уровнях, кото- менты исходного изображения с точ- рый является управляющим и называетностью до элемента растра. Очевидно, 50 ся параметр терминальности Я. что если на ш уровне имеется такой Рекурсивное выражение вычисления фрагмент, то на всех ш, 1 уровнях параметра терминальности имеет слеэлементы, описывающие части данного дующий вид;3Б(АмАА0 О, если8(А,..А) = ОзА а Од(А А А , ) = иВ(А, А1) = 0 ф 434;-о1, во всех остальных случаях= ЗМ + 2 1 оя М + 4. Например, можно использовать микросхемы 556 РТ 5,В табл. представлены значения каждого из сигналов, формируемых преобразователем 26 во время цикла записи исходного изображения,циклов кодирования и циклов передачи данных в ЭВМ, а также во время ожидания очередного запроса ввода изображения от ЭВМ. ЭлеМент исходного изображения является всегда терминальным Я(А,А А ) = 0 по определению.В связи с тем, что каждый элементш+1 уровня вычисляется на основаниичетырех элементов ш уровня, образующих квадрат, целесОобразно разверткуэлементов данных в процессе кодирования и передачи осуществлять согласно с процессом вычисления. Разверткаэлементов ш уровня есть рекурсивнаяЕ-развертка ш-уровня.На фиг,1 представлена функциональная схема устройства; на фиг. 2функциональная схема первого преобразователя; на фиг. 3 - функциональная схема блока управления; нафиг. 4 - функциональная схема блокаобработки данных; на фиг. 5 - функциональная схема генератора; нафиг. 6 - функциональная схема формирователя; на фиг. 7 - функциональнаясхема первого коммутатора; на фиг,8 -функциональная схема первого блока 25памяти; на фиг.9 - функциональнаясхема второго блока памяти; нафиг.10 - нумерация элементов изображения (а - растровая развертка; б -2-развертка 1-го уровня; в - Е-развертка 2-го уровня; г - Е-разверткаМ=З уровня); на фиг 11 - графическое изображейие: а - растровое; б -пирамидальное; в - квадродерево; нафиг. 12 - временные диаграммы формирования тактового сигнала в устрой 35стве,Устройство (фиг.1) содержит первый преобразователь 1 кодов, блок 2управления, первый регистр 3, втоРой 40преобразователь 4 кодов, блок 5 обработки данных, генератор 6 сигналов,формирователь 7 сигналов, первый коммутатор 8, первый блок 9 памяти,второй коммутатор 10, второй блок 11 памяти, третий коммутатор 12, второйрегистр 13, третий преобразователь 14кодов и четвертый коммутатор 15,Преобразователь 1 (фиг.2) содержитпервый и второй формирователи 16.1и 16.2, электронно-лучевую трубку(например, слайд), фотоэлектронныйумножитель 19, аналого-цифровой преобразователь (АЦП) 20 и шинный формирователь 21. В качестве формирователей 16.1 и 16.2 можно использоватьмикросхему ЦАП 1108 ПА 1. В качествефотоэлектронного умножителя можно испольэовать фотоэлектронный умножитель ФЭУ, в качестве АЦП 20 - микросхему 1 07 ПВ 1, а в качестве формирователя 21 - микросхему 589 АП 16.Блок 2 управления (фиг.З) представляет собой блок формирования управляющих и счетных сигналов, определяющих режимы работы остальных блоков устройства, и содержит счетчик 22, триггер 23, делитель 24, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и преобразователь 26. В качестве счетчика 22 можно использовать счетчик К 555 ИЕ 10. В качестве триггера 23 можно использовать триггер К 555 ТМ 2. В качестве делителя 24 можно испольэовать счетчикК 555 ИЕ 10. В качестве элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 можно использовать мик" росхему К 555 ЛП 5. В качестве преобразователя 26 можно использовать ПЗУ, адресный вход которой имеет разрядность больше или равную 1 оя(2 М+3), а разрядность слова данных должна быть равна Х + 72 + ХЗ + У 4 + Х 5 + У 6 + Д 1 + 2 + (1 ор М + 1) + 1 оцдМ ++ (М + 1) + 1 + (2 М) Физический смысл сигналов, представленных в табл.1: Х 1 - работа устройства по растровой (-" ) или рекурсивной развертке (= 9); Х 2 сигнал управления работой генератора 6, (если Х 2 = "11" - генератор выработает тактовые импульсы, если Х 2 = "01", то работа генератора зависит от других сигналов, если Х 2"00", то работа генератора запрещена); ХЗ - код номера уровня плюс единица, по которому четвертый коммутатор 15 коммутирует соответствующий разряд сигнала, считываемого из блока 11 в режиме передачи и служитдля определения избыточных элементов, данных, за счет чего производится усечение пирамидальной структуры данных до квадродерева Х 4 - код ноУ5 мера уровня, по которому коммутатор 10 и коммутатор 12 коммутируют соответствующий разряд сигнала, считываемого из блока 9 и блока 11 для формирования данных в режимах кодирования и передачи; Х 5 - позиционный код номера уровня, каждый разряд которого является управляющим сигналом в блоке 9 и в блоке 11; д- старшие разряды сигнала счет, вырабатываемого блоком 2 управления. Этот сигнал является шагом Д развертки элементов данных во время записи, кодирования и передачи данных; Хб - сигнал управления частотой тактовых импульсов (если Х 5 = "0", сигнал в младшем разряде сигнала счета тождественен сигналу на тактовом входе, в противном случае частота на выхо" де равна 4/5 входной. На фиг. 1,2 . 25 представлены временные диаграммы формирования младшего разряда сигнала счет.Регистры 3 и 13 представляют собой четырехразрядные сдвиговые реги стры. В качестве регистров можно использовать микросхемы К 555 ИР 16.Преобразователь 4 осуществляет преобразование в режиме кодирования по выражению (2). В режиме записи и передачи по сигналу управления с первого управляющего выхода блока 2 управления данный преобразователь переводится в третье состояние и не влияет на информационный вход блока 9. В качестве преобразователя можно использовать ПЗУ 556 РТ 11. В табл.2 приведена таблица истинности ПЗУ, используемой в качестве - преобразователя 4, 45 Блок 5 обработки данных (фиг.4) является интерфейсным для связи с ЭВМ и содержит регистр 27, формирователь 28, элемент ИЛИ 29. В качестве регистра 27 можно использовать микросхему К 531 ИР 16, а в качестве формирователя. 28 - микросхему К 531 ТМ 2, в качестве элемента ИЛИ 29 - микросхему К 555 ЛЛ 1 .Генератор 6 (фиг.5) является стробируемым. Генератор состоит из элемента 2-2 И-"ИЛИ 30 и генератора 31. В качестве элемента 2-2 И-ИЛИ 30 можно использовать микросхему К 555 ЛР 1,а генератор 31 может быть выполненна микросхеме К 555 ГГ 1.Формирователь 7 (фиг.б) содержитсумматор 32, регистр 33 и элементИЛИ 34. В качестве сумматора 32 можно использовать микросхему К 555 ИМ 6,в качестве регистра 33 - микросхемуК 555 ИР 16, в качестве элемента ИЛИ 34 -микросхему К 555 ЛЛ 1,Коммутатор 8 (фиг,7) содержит шифратор 35 и коммутатор 36. В качествекоммутатора 36 можно использоватьмикросхемы К 555 КП 11, а в качествешифратора 35 - колодку с 2 Мвходами и выходами, которые соединяютсямежду собой с помощью навесного монтажа. Между разрядами входа и разрядами выхода существует взаимооднозначное соответствие, представленное в табл.З и на фиг.7 б.Следовательно, первые 1, Мразряды входа шифратора соединены с соответствующими нечетными выходами шифратора, а последние М, 2 Мразряды входа шифратора соединены с соответствующими четными выходами шифратора.Блок 9 памяти (фиг,8) содержит узел 37 памяти, Музлов 38.138.Мпамяти и регистр 39. В качестве узла 37 памяти и узлов 38.1 38.Мпамяти можно использовать микросхемы 132 РУ 5, а в качестве регистра 39 - микросхему К 555 ИР 16.Блок 11 памяти (фиг.9) содержит Музлов 40.1 40.Мпамяти и регистр 41. В качестве узлов 40.1 40.Мпамяти можно использовать микросхемы 132 РУ 5, а в качестве регистра 41 - микросхему К 555 ИР 16.Коммутатор 10 и 12 выполняют стандартную функцию коммутации одного из М входов на выход в соответствии с кодом на управляющем входе. В качестве коммутаторов 1 О и 12 можно использовать микросхемы К 555 КП 1.Преобразователь 14 осуществляет преобразование в режиме кодирования по выражению (3). В качестве преобразователя 14 можно использовать микросхему ПЗУ 556 РТ 11, Старшие четыре разряда адресного входа микросхемы являются первым информационным входом преобразователя 14, а младшие четыре разряда - вторым информационным входом.В табл,4 приведена таблица истинности ПЗУ, используемого в качестве преобразователя 14. Коммутатор 15 выполняет стандартную функцию коммутации одного из И+1 входов на выход в соответствии с ко-. дом на управляющем входеМладшие ш = 1, М входов коммутатора соединены соответственно с ш = 1, М.разрядами информационного входа коммутатора 1 5, а на М+1 вход коммутатора подается постоянно уровень логической единицы.Устройство работает в трех основных режимах: запись исходного изображения; формирование пирамидальной структуры данных (кодирование); передача данных в виде структуры квадродерева.При поступлении сигнала запроса передачи изображения в ЭВМ уровня логической единицы на первый управляющий вход устройства, оно переходит в режим записи исходного изображенияВ этом режиме функционируют следующие блоки: преобразователь 1, блок 2 .управления, блок 5 обработки данных, генератор 6, формирователь 7, коммутатор 8, блок 9,коммутатор 15. Все остальные блоки не влияют на работу устройства в режиме записи исходного, изображения,Сигнал запроса с первого управляющего входа устройства поступает на первый вход запроса блока 5 обработки данных, на вход запроса блока 2 управления и на управляющий вход формирователя 7. При этом сигнал запроса через элемент ИЛИ 29 поступает на вход сброса формирователя 28,на выходе которого формируется сигнал уровня логической единицы, который держится вплоть до подготовки первого элемента данных для передачи в ЭВМ. С выхода формирователя 28 сигнал поступает на управляющий вход, указывая на отсутствие данных на информационном выходе устройства, и на первый вход. генератора 6, где через элемент 2-2 И"ИЛИ 30 поступает на вход стробирования генератора 31 и переводит его из режима ожидания в режим генерации тактовых импульсов, которые поступают на тактовый вход блока 2 управленияСигнал запроса поступает на вход установки триггера 23, на выходе которого Фор управляющем выходе преобразователя 26 переводит выход преобразователя 4 в третье состояние, формирователи 16.1 и 16.2 и шинный формирователь 3521 преобразователяпереводит. в рабочее состояние, а коммутатор 36 коммутатора 8 коммутирует и гыход сигналы с первого своего вхсда, следо-.вательно шифратор 35 в режиме записи 40 исходного изображения не влияет наработу устройства. На втором управляющем выходе формирется сигнал уровня логической единицы в обоих разрядах, который проходит через вторую половину элемента 2-2 И-ИЛИ 30 на вход стробирования генератора 31 и поддерживает его в режиме непрерывной генерации тактовых импульсов.На третьем управляющем выходе преобразователя 26 формируется код числа 9. Следовательно, на выход второго коммутатора 15 коммутируется первый разряд выхода блока 11, который постоянно равен логическому нулю. Таким 55 обРазом, в Режиме записи исходногоизображения на стробирующий вход блока 5 обработки данных сигнал уровня логической единицы не поступает и устройство на своем управляющем вы 1 О1525 30 мируется сигнал, который, поступая на вход обнуления счетчика 22,переводит его в режим счета. На информационном выходе счетчика 22 держится код.числа 9 до поступления импульса на счетном входе счетчика 22. Сигнал запроса поступает также через элемент ИЛИ 34 на вход обнуления регистра 33, с выхода которого код числа9 поступает на второй вход сумматора 32 и на адресный вход коммутатора 8,Таким образом, на выходах преобразователя 26 формируются сигналы согласно табл. 1 в режиме записи.Уровень логического нуля на шестом управляющем выходе преобразователя 26 держит делитель 24 в режиме обнуления, т.е. на его выходе формируетсякод числа 9. Следовательно, тактовые импульсы поступают через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 на первый разряд счетного выхода блока, 2 управления без изменения, так как на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 в режиме записи исходного изображения постоянно держится сигнал уровня логического нуля (фиг.12). Сигнал уровня логической единицы на первом(4) А+1= А+ д где А - адрес в интервал времени й;А +, - адрес в следующий интервалвремени С+1,интервал времени 1 = 1 равен периодутактовых импульсов на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25.Тактовые импульсы с младшего разряда счетного выхода блока 2 управ- .ления поступают на вход управления,регистра 33 и тактируют работу формирователя 7, на адресном выходе которого формируется последовательность адресов, начинающаяся с кода9вычисляемого по формуле (4)вплоть до кода 2(количествоэлементов разложения в иэображении),Сигнал адреса поступает на адресныйвход коммутатора 8, в котором безизменений через коммутатор 36 посту"пает на его выход и далее параллельно на адресные входы преобразователя 1 и блока 9, тем самым определяявзаимооднозначное соответствие междуэлементами разложения в источнике1 8 изображения и элементами узла 37памяти. Таким образом, в режиме записи исходного изображения осуществляется сканирование источника 18изображения по растровой развертке,при этом в каждом такте выполняютсяследующие операции: по адресу, поступающему на входы формирователей ходе не формирует сигнал готовности данных.Четвертый управляющий сигнал преобразователя 26 в режиме записи не влияет на работу устройства. Сигнал с пятого управляющего выхода преобразователя 26 поступает на управляющий вход блока 9, при этом узел 37 памяти, на управляющий вход которого поступает сигнал уровня логического нуля, функционирует в режиме запи" си, а узлы 38.138.Мпамяти и регистр 39 - в режиме считывания,так как на их входы управления подается сигнал уровйя логической единицы, На выходе шага Л развертки формируется код числа 1 , т,е. перебор адресов в режиме записи исходного изображения осуществляется с точ-, ностью до элемента исходного изображения. Сигнал шага развертки поступает на первый вход сумматора 32,на выходе которого формируется адрес, который вычисляется по формуле 16.1 и 16.2, позиционируется луч вЭЛТ 17, световой сигнал которого проходит через источник 18 изображенияи поступает на вход фотоэлектронногоумиожителя 19, где преобразуется вэлектрический. С его выхода электрический сигнал, несущий информациюоб оптической плотности изображенияв данной точке поступает через АЦП20, где формируется двухуровневыйсигнал плотности иэображения, на информационный вход шинного формирователя 21 и далее на информационныйвход узла 37 памяти, Растровая развертка обусловлена тем, что на формирователь 16,1, который подключенк входу горизонтального отклонениялуча ЭЛТ 17, поступают младшие разря 20 ды адреса, формируемого формирователем 7, а на формирователь 16.2старшие. На фиг. 10 а представленпример нумерации элементов изображения по растровой развертке.гм-25 После записи последнего 2 элемента исходного изображения и формирования следующего адреса в сумматоре 32 вырабатывается сигнал переполнения, который через элемент ИЛИ 3430 обнуляет.содержимое регистра 33 и,поступая на счетный вход счетчика22, увеличивает его содержимое наединицу, Следовательно, на выходесчетчика 22 формируется код числа 1,что означает окончание режима записиисходного изображения и начало режима формирования пирамидальной структуры данных (табл.1).,В режиме формирования пирамидаль 4 О ной структуРы данных функционируютпочти все блоки, кроме блока 5 обработки данных преобразователя 1.Этот режим можно разбить на Мподрежимов. В первом подрежиме, который45 определяется кодом числа на адресном выходе счетчика 22, осуществляется вычисление элементов второгоуровня пирамиды по исходному изображению, по определению, являющимся50 1"м уровнем пирамиды. В этом режимена шестом управляющем выходе преобразователя 26 формируется сигналуровня логической единицы во всехподрежимах (табл.1), по которому55 делитель 24 формирует трехразрядныйпараллельный код, получаемый в режиме счета тактовых импульсов. Третийразряд выхода делителя 24 поступаетна второй вход элемента ИСКЛЮЧАЮЩЕЕИЛИ 25 и изменяет частоту тактовых импульсов. Временные диаграммы формирования сигнала на первом разряде счетного выхода блока 2 управления представлены на фиг,12.Повторяющаяся последовательность кодов чисел от 0 до 4 включительно поступает на младшие разряды адресного входа преобразователя 26, при этом в первых четырех тактах из пяти осуществляется считывание информации из блока 9 и блока 11, а в пятом такте запись в эти блоки согласно виду пятого управляющего сигнала преобразователя 26.На счетный вход формирователя 7 поступает код шага д развертки, равный в первом подрежиме единице, следовательно, осуществляется перебор всех элементов исходного изображения. На адресном выходе регистра ;33 каждые пять тактов формируется четыре адреса, причем четвертый адрес держится в течение двух тактов, так как,на управляющий вход регистра 33 поступают тактовые импульсы, сформированные на выходе элемента ИСКЛЮЧАЮЩЕГО ИЛИ 25 (фиг.12), Таким образом, каждые пять тактов осуществляется чтение четырех соседних элементон изображения из блока 9 и блока 11 и запись элемента данных в эти блоки, Сигнал на втором управляющем выходе преобразователя 26 поддерживает генератор 6 в режиме генерации тактовых импульсов непрерывно в режиме кодирования. Сигнал на третьем управляющем выходе преобразователя 26 подключает первый разряд выхода блока 11 на выход коммутатора 15,как и в режиме записи исходного изображения. Следовательно, и в режиме кодирования устройство на своем управляющем выходе не выставляет. сигнал готовности, Сигнал уровня логического нуля на первом управляющем выходе преобразователя 26 переводит в нерабочее состояние преобразователь 1 и его информационный выход переключается в третье состояние, а выход преобразователя 4 переводится в рабочее состояние, Сигнал с первого управляющего выхода преобразователя 26 поступает также на управляющий вход коммутатора 36, который подклю-чает сигнал с второго входа на свой выход. Следовательно, сигнал с адресного выхода формирователя 7 поступа 5 1 О 5 20 25 мируется четырехразрядный параллель 30 рез коммутатор 12 и регистр 13, навыходе которого код числа равен О.Вовремя пятого тактового импульса гене-.ратора 6 осуществляется хранение ин-Формации в регистрах 3 и 13, а несдвиг, так как пятый тактовый импульсна их управляющих входах отсутствует (фиг,12). Так же во время пятоготактового импульса осуществляется запись полученного в преобразователе4 согласно табл,2 кода яркости вблок 9 (узел 38.1 памяти) и записьполученного в преобразователе 14 согласно табл.З кода терминальности вблок 11 (узел 40.1 памяти). Такойповтор через пять тактовых импульсовосуществляется до полного переборавсех элементов исходного изображенияи вычисления всех элементов второгоуровня, которых в четыре раза меньше элементов исходного изображения.По окончании первого подрежима режима кодирования на выходе переполне.ния сумматора 32 формируется импульс,который через элемент ИЛИ 34 обнуляет содержимое регистра 33, а такжеувеличивает на единицу код на выходесчетчика 22, что приводит к Формированию новых управляющих сигналов уже 35 40 45 50 55 ет через шифратор 35 и коммутатор36 на адресные входы блока 9 и блока 11. В шифраторе 35 осуществляется перестановка разрядов сигнала адреса, требуемая для формирования Еразвертки. Сущность Е-развертки заключается в том, что элементы изображения разворачиваются в линейнуюпоследовательность по закону показанному на фиг.10 б-г. Процесс кодирования заключается в чтении четырехэлементов, образующих квадрат изузла 37 памяти исходного изображенияи запись результата кодирования вэлемент узла 38.1 памяти, номер которого в развертке равен номеру пятерки тактовых импульсов. Из блока9 считываются последовательно четы. -ре элемента данных из узла 37,кото-,рый коммутируетсякоммутатором 1 Опо сигналу с четвертого выхода блока2 управления на информационный входрегистра 3, на выходе которого форный код иэ считанных последовательно четырех элементов Данных,Аналогичную цепочку блоков проходит сигналтерминальности: от блока 11, где он постоянно равен логическому нулю,че 15803401516в подрежиме вычисления элементов третьего уровня по элементам второго уровня.Как видно из табл. во втором подрежиме остаются неизменными сигналы на. первом, втором, третьем и шестом управляющих выходах преобразователя 26. Изменения на остальных выходах обусловлены следующими причинами: так как во втором подрежиме исходными данными для вычисления кодов яркости и терминальности являются элементы второго уровня, то на четвертом управляющем выходе формируется код, По которому выходы узлов 37.1 и 40.1 памяти коммутируются через коммутаторы 10 и 12 соответственно на входы регистров 3 и 13. Работа последних и преобразователей 4 и 1 4 аналогична их работе в первом подрежиме режима кодирования, С пятого управляющего выхода преобразователя 26 на управляющие входы блоков 9 и 11 поступают сигналы, обеспечивающие запись информации во время пятого тактового импульса генератора 6 в узлы 38.2 и 40.2 третьего уровня, При считывании из узлов 38,1 и 40.1 младшие два разряда не используются, следовательно, соседние элементы в этих узлах расположены в адресном пространстве исходного изображения по каждому четвертому адресу. Поскольку требуется считывать их последовательно в течение четырех тактовых импульсов, то необходимо сформировать требуемый перебор адресов.Это осуществляется тем, что шаг Д развертки в данном подрежиме равен четырем, и по формуле (4) получается последовательность адресов с шагом четыре. К текущему значению ад-реса, хранящегося в регистре 33, в сумматоре прибавляется число четыре. На Фиг. 10 в,г показаны примеры нумерации элементов на уровнях 2 и 31 й 1 ИАналогично производится кодирование во всех Мподрежимах. В Мподрежиме вычисляется единственный элемент М уровня, значение яркости и терминальности которого записывается соответственно в регистры 39 и 41. По окончании Мподрежима кодирования счетчик 22 формирует следующий код цикла, с которого начинается непосредственно режим передачи данных по структуре квадродерева, а именно первый его подрежим. В режиме передачи данных в видеструктуры квадродерева работают почти все блоки, кроме преобразователя1, регистров 3 и 13 и преобразователей 4 и 14, Этот режим можно разбитьна М подрежимов, в каждом из которыхпередаются терминальные элементытолько соответствующего уровня, Впервом подрежиме, который определяется кодом числа на адресном выходесчетчика 22, осуществляется дваждыпередача единственного элемента М-гоуровня пирамидальной структуры, Вэтом режиме в блоке 2 управленияформируются следующие сигналы; напервом управляющем выходе продолжает держаться уровень логического нуля как и в режиме кодирования, что 20 обеспечивает формирование 2-развертки на коммутаторе 8 за счет перестановки разрядов адреса на шифраторе35, как это показано на фиг.7 б, Навтором управляющем выходе блока 2 25 формируется код сигнала, равный "1",который обеспечивает останов устрой-.ства после подготовки очередного эле"мента данных на своем инФормационномвыходе, вплоть до запроса, поступаю щего по второму управляющему входу вустройство и снимающему сигнал готовности на выходе Формирователя 28,очередного элемента данных. Следовательно, генератор 6 вырабатывает последо"вательность тактовых импульсов смомента запроса очередного элементаданных в ЭВМ до момента записи следующего элемента в регистр 27. Указанием наличия требуемого для передачи данного является строб, которыйформируется на выходе коммутатора15, и, по которому производится запись данных в регистр 27 и установка сигнала готовности на выходе ,15 формирователя 28. На шестом управляющем выходе преобразователя 26 формируется сигнал уровня, логического нуля, который обнуляет делитель 24 и,следовательно, тактовые импульсы с 50 входа элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25беэ изменений поступают на его выход,как и в режиме записи исходногоизображения.Из блока 9 и блока 11 считываютсяэлементы всех узлов и регистров поадресу 9 но через коммутаторы 10 и12 на информационные входы блока 5обработки данных поступают значенияяркости и терминапьности только эле.мента М-го уровня, так как на четвертом управляющем выходе блока 2 формируется код, коммутирующий М-й разряд информационного входа на выход коммутаторов 10 и 1 2. Однако, более5 общего элемента, описывающего изображения в пирамидальной структуре, нет следовательно в процессе передачи он должен быть передан всегда, это можно интерпретировать следующим образом: единственный элемент М-го уровня является дочерним нетерминального гипотетического элемента М+1 уровня.Таким образом, третий управляющий сигнал поступает на управляющий вход коммутатора 15 и коммутирует М+1 вход коммутатора, соединенный с шиной уровня логической единицы, на выход, соединенный с входом стробирования блока 5 обработки данных. Следова- тельно, элемент М уровня пирамидальной структуры всегда является элементом структуры квадродерева и передается в ЭВМ, так как шаг развертки,фор.25 мируемой преобразователем 26, равен в первом подрежиме режима передачи половине количества элементов в исходном изображении плюс один, то первый элемент на М уровне передается дважды, после чего вырабатывается импульс переполнения на сумматоре 32,который поступает на счетный вход счетчика 22. На его выходе формируется код адреса следующего подрежима, и так далее вплоть до передачи элементов исходного изображения.Если, при просмотре пирамидальной структуры после запроса из ЭВМ очередного элемента данных этот элемент 40 является дочерним терминального элемента (код терминальности равен "9"), который бып передан ранее или также является дочерним терминального эле,мента, тогда на стробирующий вход блока 5 обработки данных строб уровня логической единицы не поступает и устройство на своем управляющем выходе сигнал готовности также не высаляе. Сдател, генератор 6 продолжает вырабатывать тактовые импульсы до тех пор, пока не обнаружен элемент данных, являющийся дочерним нетерминального элемента более верхнего уровня и, следовательно, являющийся также элементом структуры квадродерева, При этом количество просмотренных устройством элементов пирамидальной структуры может быть очень большое. КоэФфициент сжатия исходного изображения в первом приближении равен среднему количеству элементов пирамидальной структуры "просмотренных" устройством для передачи одного элемента структуры квадродерева.По окончании М-го цикла передачи данных уровня исходного изображения в сумматоре 32 формируется очередной импульс переполнения, который изменяет код на выходе счетчика 22 на единицу и переводит устройство в режим окончания передачи данных и ожидания следующего запроса ввода изображения от ЗВМ. Это осуществляется тем, что на втором управляющем выходе блока 2 формируется код 9, который маскирует сигнал неготовности устройства к передаче очередной порции данных и запрещает работу генератора 6, Имеется возможность в любой момент прерывать работу устройства для осуществления записи, кодирования и передачи нового изображения. Зто приводит к дополнительному сжатию информационного потока в режиме ассоциативного поиска определенного изображения. Если передаваемое изображение сильно отличается от требуемого, в ЭВМ.вводят достаточно грубое описание изображения для того, чтобы определить несоответствие передаваемого изображения требуемому . Следовательно, процесс передачи в некоторых случаях может быть прекращен после передачи первых иМ уровней описания изображения.Использование изобретения обеспечивает повышение быстродействия при вводе изображений в ЭВМ в 8-40 раз, при сохранении точности. Эффективность использования устройства при вводе изображений по медленному каналу обусловлена не только сжатием данных, но и возможностью совмещения обработки информации в приемнике с постепенным дополнением данных до требуемой точности, что; в свою очередь, ведет к уменьшению времени передачи изображения до требуемой точности в 1-20 раз по.сравнению с временем передачи всех данных об изображении. Эти свойства позволяют строить интерактивные системы, объединенные в сети с медленными каналами.