Устройство для вычисления элементарных функций

(51)М. Кл. С 06 Г 7/5 М 3 ЪоударстеааиИ комитет ссер ао делам иэооретеиий и открытийДата опубликования описания 25. 12, 82 Ю,П, Журавлев, И.С, Давыдов и С.З. Куракин(5 ч) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ1Изобретение относится к вычислительной технике и может быть исполь зовано при разработке специализированных и универсальных вычислительных машин, при введении в состав опеОаций ЭВМ специальных команд типа в 1 п х, сов х, Сц х, сй 9 х, агсз 1 п х, е , Ъп х, ьЬ х, агзЬ х, (Их) " и тому подобных.Известен цифровой вычислитель функ 1 о ций тангенса и котангенса, содержащий т 1-разрядный регистр аргумента, постоянное запоминающее устройство, блок управления, блок умножения, регистры промежуточных результатов, блок деле з ния, элементы ИЛИ, выходной регистр 1). Недостатком известного устройства является невозможность вычисления гиперболических, логарифмических и дру- о гих функций.Наиболее близким к изобретению по технической сущности является устройство для вычисления экспоненциальной функции, содержащее два одноразрядных сумматора-вычитателя комбинационного типа, два накопительных регистра, блок односторонней памяти, вентили; сдвигающий регистр, блок определения знака псевдочастного, блок анализа сходимости (схема сравнения), блок управления, блок сброса и блок повторений итераций( 2.Недостатком известного устройства является узкая специализация. Для создания процессора, выполняющего вычисления тригонометрических, круговых, показательных, логарифмических, гиперболических и обратных гиперболических функций, требуются большие затраты оборудования. Целью изобретения является расширение класса решаемых задач за счет возможности дополнительного вычисления устройством тригонометрических, гиперболических и логарифмических функций.Ч 212 Ьх:х+О,1 Т а ц а Исхо сост остояние четчика мирующегтактах акт 2 тактК-й та ви х, вЬ х,агсзи, агзЬхо со 5 х сп хр (1+ х)-1% 1+х е, 1 п - - 2 К 2Квходом блока управления, второй информационный вход и выход сумматора соединень 1 соответственно с выходом и информационным входом первого накопительного регистра, установочный вход которого соединен с выходом второго накопительного регистра и первым ин" Формацнонным входом первого умножителя, о т л и ч а ю щ е е с я тем, что, с целью расширения класса рейаемых задач эа счет возможности дополнительного вычисления устройством три гонометрических, гиперболических и логарифмических функций, в него введены второй умножитель, регистр операции, дешифратор операции, счетчик, коммутатор, три блока памяти, регистр констант, регистр псевдоаргумента и регистр ошибки, выход которого соединен с вторым входом схемы сравнения, управляющие входы регистра ошибки,мула изобретени с э 1+ 1 п х 2: О Гх - , 2 1-х1 1 г 2+1ао1. Устройство для вычисления элементарных функций, содержащее два накопительных регистра, сумматор, первый умножитель, схему сравнения, формирователь импульсов сброса, блок уп- равления и блок памяти, причем управ.ляющие входы первого и второго накопительных регистров соединены соответственно с первым и вторым выходами блрка управления, третий и четвер- в5 О тый выходы которого соединены с управ ляющими входами соответственно сумматора и первого умножителя, выход которого соединен с информационным входом второго накопительного регистра, первым информационным входом сумматора и первым входом схемы сравнения, выход которой через формирователь им-пульсов сброса соединен с первым07 22вторые входы которых подключены к первому входу блока управления, выходы первого и второго разрядов первого регистра сдвига соединены с вторымивходами элементов И соответственно первой и второй групп, выход первого триггера соединен с вторымивходами элементов И третьей группы, третьи входы которых соединены с четвертым выходом формирователя синхроимпульсов, выход второго триггера соединен с вторыми входами элементов И четвертой и пятой групп и первыми входами элементов И шестой.руппы, вторые входы которых соеди,нены с первым выходом формирователя синхроимпульсов, третьими входами эле ментов И четвертой и пятой групп и первыми входами элементов И седьмой группы, вторые входы которых соединены с выходом пятого триггера, четвертые входы элементов И пятой груп" .пы соединены с вторым выходом формирователя синхроимпульсов, четвертый выход которого соединен с первыми входами элементов И восьмой группы, вторые входы которых соединены с выходом третьего триггера, выход четвертого триггера соединен с первыми входами элементов И девятой и десятой групп, вторые входы которых подключены к третьему выходу Формирова" теля синхроимпульсов, выход первого разряда первого регистра сдвига соединен с первым, вторым, третьим, чет" вертым, шестым и девятым выходами блока управления, выход третьего разряда первого регистра сдвига соединен с первым выходом блока управления, выходы разрядов с первого по третий второго регистра сдвига соеди,нены соответственно с девятым, шестым и десятым выходами блока управления, выходы элементов И первой группы,соединены с седьмым выходом блока управления, с вторым выходом которого соединены выходы элементов И второй группы, выходы элементов И третьей группы соединены с восьмым выходом блока управления, шестой выход которого соединен с выходами элементов И четвертой и шестой групп выходы элементов И пятой группы соединены с седьмйм выходом блоа управления, четвертый, второй, третий и первый выходы которого :оединены с выходами элементов и 21 9837второго умножителя, счетчика, комму-татора, регистра констант и регистра псевдоаргумента соединены соответственно с пятого по десятый выходами блока управления, второй вход 5которого соединен через дешифратор операции с выходом регистра операциЮ; выход счетчика соединен с информационным входом коммутатора, выходыс первого по четвертый которого со- Оединены с входами соответственно спервого по четвертый блоков памяти,выходы которых соединены с первым информационным входом регистра консттант, второй информационный вход которого соединен с выходом регистра псевдоаргумента и первым информационным входом второго умножителя, второй информационный вход которого соединен с выходом регистра констант, выход 20 второго умножителя соединен с информационным входом регистра псевдоаргумента, выход которого соединен с установочным входом второго накопительного регистра, второй информационный 25 вход первого умножителя соединен с выходом второго умножителя.12. Устройство по и. 1; о т л и "ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, формирователь синхроимпульсов, трисдвиговых регистра, пять триггеров, десять групп элементов И, три элемента ИЛИ и два элемента И, входыпервого и второго элементов ИЛИ и35первые входы элементов И с первойпо пятую групп соединены с вторым входом блока управления, выход генератора импульсов соединен с входом Формирователя синхроимпульсов, выходы с первого по четвертый которого соединены с входами третьего элемента ИЛИ выход которого соединен с синхровходами регистров сдвига, выход пере"45 полнения первого регистра сдвига соединен с первыми входами первого и второго эяементов И, вторые входы ко-, торых соединены с выходами соответствующих элементов ИЛИ, выход первого элемента И соединен с информацион 0 ным входом второго регистра сдвига, выход переполнения которого подключен к информационному входу третьего регистра сдвига и выходу второго элемента И, выходы разрядов с первого по пятый третьего регистра сдвига соединены с первыми входами соответст-. венно с пеового по пятый триггеров, 23соответственно восьмой, девятой, десятой и седьмой групп. Источники информации,принятые во внимание при экспертизе3707 241. Авторское свидетельство СССР595738, кл. С 06 Г 7/548, 1978,2, Авторское свидетельство СССРУ 538366, кл, С 06 Г 7/556, 19765 (прототип),983707Ьзйм щфу Ф Ф фм ВНИИПИ Заказ 9921/58 Тираж 731 ПодписноегФилиал ППП "Патент", г. Ужгород, ул. Проектн3 9837Поставленная цель достигается тем, что в устройство для вычисления элементарных функций, содержащее два, накопительных регистра, сумматор, первый умножитель, схему сравнения, Формирователь импульсов сброса, блок управления и блок памяти, причем управляющие входы первого и второго накопительных регистров соединены соответственно с первым и вторым выхода о . ми блока управления, третий и четвертый выходы которого соединены с управляющими входами соответственно сум-.1 матора и первого умножителя, выход которого соединен с информационным 15 входом второго накопительного регистра, первым информационным входом сумматора и первым входом схемь 1 сравнения, выход которой через формирователь импульсов сброса соединен с 20 первым входом блока управления, второй информационный вход и выход сумматора соединены соответственно с выходом и информационным входом первого накопительного регистра, устано вочный вход которого соединен с выходом второго накопительного регистра и первым информационным входом первого умножителя, дополнительно введены второй умножитель, регистр опера- зо ции, дешифратор операции, счетчик, коммутатор, три блока памяти, регистр констант, регистр псевдоаргумента и регистр ошибки, выход которого соединен с вторым входом схемы сравнения, управляющие входы регистра ошибки, второго умножителя, счетчика, коммутатора, регистра констант и регистра псевдоаргумента соединены соответственно с пятого по десятый выходами блока управления, второй вход которого соединен через дешифратор операции с выходом регистра операции, выход счетчика соединен с информационным входом коммутатора, выходы с пер . ваго по четвертый которого соединены с входами соответственно с первого по четвертый блоков памяти, выходы которых соединены с первым информационным входом регистра констант, второй информационный вход которого соединен с выходом регистра псевдо- аргумента и первым+информационным входом второго умножителя, второй информационный вход которого соединен с выходом регистра констант, выход второго умножителя соединен с информационным входом регистра псевдоаргу 07 4мента, выход которого соединен с установочным входом второго накопительного регистра, второй информационный вход первого умножителя соединен с выходом второго умножителя.Причем блок управления содержит генератор импульсов, формирователь синхроимпульсов, три сдвиговых регистра, пять триггеров, десять групп элементов И, три элемента ИЛИ и два элемента И, входы первого и второго элементов ИЛИ и первые входы элементов И с первой по пятую групп соединены с вторым входом блока управления, выход генератора импульсов соединен с входом формирователя синхроимпульсов, выходы с первого по четвертый которого соединены с входами третьего элемента ИЛИ, выход которого соединен с синхровходами регистров сдвига, выход переполнения первого регистра сдвига соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выхода ми соответствующих элементов ИЛИ, выход первого элемента И соединен с информационным входом второго регистра сдвига, выход переполнения которого подключен к информационному входу третьего регистра сдвига и выходу второго элемента И,выходы разрядов с первого по пятый третьего регистра сдвига соединены с первыми входами со,ответственно с первого по пятый триггеров, вторые входы которых подключены к первому входу блока управления, выходы первого и второго разрядов первого регистра сдвига соединены с вторыми входами элементов И соответственно первой и второй групп, выход первого триггера соединен с вторыми входами элементов И третьей группы, третьи входы которых соединены с четвертым выходом формирователя синхроимпульсов, выход второго триггера соединен с вторыми входами элементов И четвертой и пятой групп и первыми входами элементов И шестой группы, вторые входы которых соединены с первым выходом формирователя синхроимпульсов, третьими входами элементов И чет вертой и пятой групп и первыми входами элементов И. седьмой группы, вторые входы которых соединены с выходом пятого триггера, четвертые входы элементов И пятой группы соединены с вторым выходом Формирователя синхроимпульсов, четвертый выход которого5 983 соединен с первыми входами элементов И восьмой группы, вторые входы которых соединены с выходом третьего триггера., выход четвертого триггера соединен с первыми входами элемен. тов И девятой и десятой групп, вторые входы которых подключены к третьему выходу формирователя синхроимпульсов, выход. первого разряда первого регистра сдвига соединен с первым, вторым, 6 третьим, четвертым, шестым и девятым - выходами блока управления, выход тре" тьего разряда первого регистра сдвига соединен с первым выходом блока управления, выходы разрядов .с первого 5 по третий второго регистра сдвига .соединены соответственно с девятым, шестым и десятым выхсдами блока упРавления, выходы элементов И первой группы соединены с седьмым выходом 20 ,блока управления, с вторым выходом которого соединены выходы элементов И второй группы, выходы элементов И тре тьей группы соединены с восьмым выходом блока управления, шестой выход 25 .которого соединен с выходами элементов И четвертой и шестой групп, выходы элементов И пятой группы соединеныс седьмым выходом блока управления, четвертый, второй, третий и первый ЭОвыходы которого соединены с выходамиэлементов И соответственно восьмой,девятой, десятой и седьмой групп,На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок управления; на Фиг. 3 - временные диаграммы работы отдельных блоков.Устройство для вычисления элемен-. .тарных функций содержит блок 1 управ,ления, сумматор 2, умножители 3 и регистры 5 и 6 накопительные, ре-. гистр 7 псевдоаргумента, регистр 8 констант, блоки 9-12 памяти, коммутатор,13, счетчик 14 р РегистР 15 операции,дешифратор 16 операции, регистр 17 ошибки, схему 18 сравнения, формирователь 19 импульсов сброса и вход 20 устройства.Блок управления содержит генератор 21 импульсов, формирователь 22Я синхроимпульсов, регистры 23-25 сдви" га, триггеры 26-30; группы 31-40 элементов И, элементы ИЛИ 41-43, элементы И 44 и 45.На временной диаграммефиг. 3),55 поясняющей Работу устрбйства,.иэобра" жены эпюры следующих управляющих сигналов:.-синхроимпульсы на выходе фор" Для вычисления функций (х) с заданной погрешностью Ь требуется вычислить и первых членов ряда. Зависи"мость 5 =Щх,Ь) количества первыхчленов ряда, которые должны бытьучтены при расчете, от диапазона из 7 9837 менения аргумента х и заданной погрешности вычислений Ь приведены в табл.2,Вычисление функций, приведенных в табл. 1, удобно производить по рекурентным формулам вира5где х 1, 4 - реальные значения аргу- . ментаи номера члена ряда соответственно; Г(хф) - значение Функций; О 1 - значение 1-го члена ряда; 5 ф (х), Ч () - множители, зависящие отх и 1,.Выражения для М (хф) и Ч(1) приведены в табл. 3,Для рассматриваемых функций реку- рентные соотношения, например для двоичной системы счисления с Фиксирован-. ной запятой, имеют види ф)"-., цЯ 1х : -25 мчч Ьи кЭ% Ьл Э . (г.)ту,п,п, - масштабные коэффициенты для функций и аРгу- З 0ментов; Й 1, если ЧФ 0ш 1,если Оо = Ч(х)Диапазойы изменения реальных значений функций и аргументов и соответ, ствующие им масштабы приведены в35 табл. 4, где А - величина, определяющая диапазон изменения реальных значений функции Г(х), В - определяет диапазон изменения значений-го чле-40 ,на ряда О, С - диапазон изменения реальных значений аргумента х, З - диапазон изменения количества первых. членов ряда, которые должны быть учтены при расчете. При вычислении45 .функций по рекурентным формулам должны выполняться условияп пахи, и, , (3)Конкретные рекурентные соотношения для вычислений функций с учетом ,масштабов приведены в табл. 5. В50 квадратных скобках указаны действия подготовительного этапа, которые сводятся к вычислению величины Суп: Ь" фЩ=хф)от,.(4 ЭПри выполнении основного этапаопераций действйя, связанные с вы 07 8числением функции (М ) и сравнением величины О свыполняются одновременно с другими. Анализ сходи- мости рядов (табл. 2) показывает, что для вычисления функций Г(х) с заданной погрешностью Ь в практическом диапазоне изменения аргумента х требуется вычислить ограниченное число первых членов ряда, Это позволяет воспользоваться табличным методом вычисления функции 9 ( Ф) с помощью блоков памяти (БП).При рассмотрении функций Ч(ф) (табл. 3) оказывается, что для различных функций Г(х)Функции Ц)(Э) описываются одной и той же формулой (например, зпх и зЬх; созх и сНх, агсзпх и агиных),. Это позволяет использовать одни и те же БП, хранящие значения (Ж), для вычисления различных Функций 1(Х)Первый БП (БП) используется при вычислении функции е". В каждом такте на вход БПподается значение 1, являющееся адресом ячейки, а на выходе снимается обратная величина 1/. Количество ячеек БПравно 14 (табл. 2), а разрядность каждой ячейки зависит от точности представления функции Ч( Р ) и не превышает разрядности, необходимой для представления аргумента х.Второй БП (БП) используется при вычислении Функций зпх, созх, зх, сйх. Он состоит из 28 ячеек (табл.2), В нечетных ячейках с адресами (2-1) записаны значения 1/2(2 -1), а в . четных ячейках с адресами 2 - значения 1/2(2+1).Третий БП (БП) используется при вычислении функции сИ , Х . и сойер+ Х. жит 23 ячейки (табл. 2), в которых2 Л записаны величины2 Л+4Четвертый БП (БП) используетсяпри вычислении функций агсзпх,агзйх и (Вх) и содержит 120 ячеек.-ВВ ячейках с четными адресами записаны величины (2-1)/2 1,(2 +1), необходимые для вычисления функцийагсзпх, агзх, а в ячейках с нечетными адресами " величины (2-1)/2, необходимые для вычисления функций (1 + хГ. Таким образом, суммарная емкостьвсех БП, обеспечивающих вычислениефункций т(х) с погрешностью не более чем 10 д составляет 185 ячеек.Необходимым и достаточным условием достижения заданной точности выполнения функции т(х) является выпол нение логического соотношения ,/ О =1, (п=11 оц (Ь)1+)од щ),(5) где О. - значение 1-го разряда в двоичном представлении величины 1 О , отсчитанного вправо от запятой.Таким образом, в устройстве реализуется следующий алгоритм вычисления элементарных функций, представленных в виде рядов Тейлора. В каждом цикле вычислений очередной чЛен ряда представляется в виде произведения трех сомножителей: значения предыдущего члена ряда, множителя, являющегося функцией от аргумента х, и множителя,являющегося функцией номера членаряда (1), причем множитель, являющийся функцией от аргумента х, для всех членов ряда имеет одно и то же значение и вычисляется на подготовительном этапе, а множитель, являющийсяфункцией от номера члена ряда, ввидуограниченности количества вычисляемых методом с помощью постоянных запоминающих устройств ( табл. 3). При выполнении основного этапа вычислений функций операции, которые могут быть выполнены одновременно с другими, совмещаются по времени ( выборка констант35и работа первого умножителя 3, второго умножителя 4 и сумматора 2 ).Устройство в соответствии с алго 40ритмом вычислений работает следующим .образом.Первоначально регистры 5-8, 15 и17 и счетчик 14 устанавливаются в нулевое состояние. При поступлении вблок 1 управления сигнала запроса на45вычисление функции т(х), на регистр 15 операций принимается код операции, на регистр 7 - аргумент х, на регистр 17 ошибки - значение заданной погрешности вычислений Д .Причем значения аргу"5 О мента х1, например, для двоичной системы счисления с Фиксированной запятой представляются с учетом масштаба аргумента 1 пх, аэначения погрев- л ности вычислений с учетом масштаба функции и)(табл. 4 ). Код операции с регистра 15 поступает на дешифратор 16, на выходе которого фоо мируется сигнал выполняемой операции,9 983707 10поступающий в блок 1 управления,Блок 1 управления по сигналу"Пуск" начинает вырабатывать управляющие сигналы в соответствии с временной диаграммой (фиг. 3). При этомпо каждому синхроимпульсу с выходаформирователя 22 синхроимпульсовв регистрах 23-25 сдвига осуществляется последовательный сдвиг единицы,записанной вначале в регистр 23 сдвига (фиг, 2), Регистры 23 и 24 сдвигапредназначены для организации подготовительного этапа, а регистр 25 сдви.га - для организации основного этапавычислений функций. Работа устройства синхронизируется четырьмя сериямисинхроимпульсов (СИ 1-:СИ 4), сдвинутыхотносительно друг друга,Рассмотрим работу устройства напримере вычисления функций 51 пх,соз х, агсз 1 п х, е , 1 п , зйхдХ 1+ХсЬ х, агам х, (1 + х) фНа подготовительном этапе при вы"л+х .числении функций 51 п х, Ы- ,агсз 1 п х, зЬ х, агой х в регистр 6по одному из управляющих сигналов,сформированному группой 32 (фиг. 2),передается с регистра 7 заданный арчленов ряда, вычисляется табличным гумент х, при этом структурно производится сдвиг с учетом масштабафункции а (табл. 4). При вычислении функций (1 Фх), соз х, е", сЬхв регистр 6 заносится единица с учетом масштаба функции о. Тем самым врегистре 6 формируется начальный членряда Оо(табл. 5). При выбранныхзначениях масштабных коэффициентовгруппа 32 вырабатывает управляющиесигналыР 7 -3 Р 6 для агзЬ х 2 - Рб дляе 2Р 7 -ъ Р 6 для 1 п Я ,агсз 1 п х;2 -Р 6 для сьх; 2 Р 7Р 6 дляЬх; 2-ф- Р 6 для сов х; 2 Р 7- Р 6для 5 и х; 2 - Р 6 для 1 + х)-,ЧСодержимое регистра 6 передается врегистр 5. Кроме того, на подготовительном этапе вычисляется значениепсевдоаргумента (х). Величина псевдоаргумента(х) может приниматьзначение либо х (для функций (1 -х)е", либо -х (для (1+х) либо х1(для 1 п, агс 51 п х, 5 и х, сЬ х),Ибд Х 1 ДЛЯ 51 П Хю Сод Х, дГдд Х)Если(х) = йх, то Функция относитсяк первому типу, если т(х) =+ х , -ко второму типу. Сигналы типов операций формируются элементами ИЛИ 41 и42. Выход первого регистра 23 сдвига983707 11при вычислении функций первого типас помощью элемента И 44 подключаетсяк входу третьего регистра 25 сдви- га, при вычислении Функций второго типа с помощью элемента И 45 - к входу 5второго регистра 24 сдвига. Для вычис.ления величины псевдоаргументаф(х) хф содержимое регистра 7 передается в регистр 8 и запускаетсяумножитель 4, Результат умножения озаносится в регистр 7 псевдоаргумента и хранится в нем до окончания вычислений, При выполнении операций сиспользованием отрицательного значе.- ния псевдоаргумента Ч(х), на входумножителя 4 выдается инверсное значение кода. На подготовительном этапе при вычислении функций со 5 х,с 1 х, (1+ х) Лфсуммирующий счетчиксигналом с выхода группы 31 устанавливается в "1 на При вычислении другихФункций суммирующий сцетцик первоначально устанавливается в "0".Основной этап вычислений для всехФункций т(х) выполняется одинаковои построен по принципу глубокогосовмещения тактов, В каждом такте выполняются следующие действия:а) выборка очередной константы9(1) по содержимому суммирующегосчетчика 14;2) умножение на умножителе 4 выбранной константы Р(1) на псевдоаргумент Ч(х);3) умножение на умножителе 3 содержимого накапливающего регистра 6на результат умножения г(х) Ч(л),полученный в предыдущем такте;4) вычисление очередного приближенного значения фукнции путем суммирования результата умножения, полученного на умножителе 3 в предыдущем такте, с содержимым накапливающего регистра 5,Л 450) = 1 о+. В+Вч=Л5) сравнение в блоке 18 результата умножения, полученного в данномтакте на умножителе 3, с содержимымрегистра 17 ошибки и выдача сигнала50сброса в блок 1 управления при достижении заданной точности вычислений;6) увеличение содержимого суммирующего счетчика 14 на единицу (при вычислении функции 5,1 п х, со 5 х,мБагсв 11 п х, аг 51 х, 5 Ь х, сЬ х, (1+х)содержимое счетчика 14 уйеличиваетсяна "1" дважды),12В начале основного этапа вычислений с помощью регистра 25 сдвига управляющие триггеры 26-30 последовательно устанавливаются в "1", Единичные состояния управляющих триггеров 26-30. разрешают выработку по соответствующему синхроимпульсу элементами И 33-40 сигналов, управляющих работой устройства (фиг. 2 и 3) . Причем группа 33 вырабатывает сигналы "Пуск ПЗУ" (для е"1, "Пуск ПЗУ" ДЛЯ 5 П Ха. СО 5 Ха 5 П Х И СП Х)а "Пуск ПЗУ" (для 1 п - ), "Пуск ПЗУ" (агс 51 п х, аг 5 Ь х (х ). Группа 35 вырабатывает сигналы передачи содержимого регистра 7 на вход умножителя 4 без изменения (Р 7-УИ 2) для функций с Ч (х) = х и(х.) = х и с инверсией (Р 7 - УИ 2) для функций с 9 (х) = -х и Ч(х) = -х . Управляю"2.щие сигналы вырабатываются периодически до сброса управляющих триггеров 26-30. Первый такт вычислений функций Х(х) осуществляется следующим образом.По содержимому счетчика 14 через коммутатор 13 в зависимости от управляющего сигнала с выхода группы 33 осуществляется обращение к одному из блоков 9-12 памяти, В результате чего осуществляется выборка первой константы одного из следующих видов 21-1 1 1 22 Г(71.1 т21 2) - 1 1 (21-1). 21-1уГ 2+1 т2+1 ттаал, 3). Внбранная константа принимается на регистр 8 и запускается умножитель 4 для вычисления произведения псевдо- аргумента (х) на константуЩЛ), Полученное произведение передается на вход умножителя 3, на котором оно умножается на содержимое регистра 6. К этому времени содержимое счетцика 14 изменяется в соответствии с логикой работы, приведенной в табл. 6, либо на "1", либо на "2", Через коммутатор 13 производится обращение к одному из блоков 9-12 памяти и выбирается очередная константа, которая при" нимается на регистр 8На умножителе 4 производится умножение очередной константы ц(Л) на псевдоаргументфх) . В это время сумматор 2 суммирует содержимое регистра 5 с результатом умножения, полученным на умножитеТаблица 1 Практический диапазон изменения аргу- мента Областьсходимости Разложение в ряд функцияГ х) 1 13 1 3Э1- - х+-. х+ - ,"у-" хл 1 х 1 х) 1 х х х.-. - , л -х а 2 х4 сЬ х х 1 3 х 5 1.35 хх - у 3+ г."- 2 1-."р 711 х"1 аг 5 и х 13 983707 14ле 3. Результат суммирования. заносит- Функциональные возможности за счет ся в накапливающий регистр 5. Кроме реализации указанных функций; сэкотого, в блоке 18 производится срав- номить память, предназначенную для нение результата, полученного на умнохранения соответствующих стандарт- жителе 3, с содержимым регистра 17. 5 .ных подпрограмм и констант; повысить При достижении заданной точности вы" производительность ЭВИ за счет сокра. числений, т,е. при выполнении усло- щения в 1,5"2,0 раза времени вычислевия(0(Ь 1 блок 19 выдает в блок 1 ния этих Функций, уменьшить в 4-5 управления сигнал остановки процесса. раз загрузку арифметического устО ройства; повысить производительностьРабота устройства в следующих так" ЗВИ эа счет исключения затрат времетах производится аналогично. После ни на вызов той или иной стандартной . окончания вычислений все схемы при- подпрограммы из внешней памяти в опеводятся в исходное состояние, резуль- ративную; повысить надежность ЭВИ и тат операции снимается с регистра 5.15 достоверность результатов вычисленийТаким образом, использование уст-как за счет экономии памяти для подройства в универсальных и специализи- программ, так и за счет повышения рованнь 1 х ЭВМ позволяет расширить производительности,