Функциональный преобразователь многих переменных

сооз ссеетснихсоцидлистичеснихРеспуБлин 1742836 А и с 7/26 ГОСУДАРСТВЕННЫло изоБРетенияПРИ ГКНТ СССР КОМ ИТЕТотнРытиям 983ТЕЛЬ(56) Авторское свидетельство СССР йф 1115068, кл. С 06 С 7/ 26, 1981.Авторское свидетельство СССР 8 1107136, кл. С 06 У 15353,(54) фУНКЦИОНАЛЬНЫй ПРЕОБРАЗОВА МНОГИХ ПЕРЕМЕННЫХ(57) Изобретение относится к автоматике и вычислительной технике и мо-жет найти применение в аналоговых и аналого"цифровых вычислительных машинах и системах при моделировании сложных динамических процессов. Цель изобретения - расширение области.применения за счет оперативного измене 2ния количества преобразуемых перемен" ных и преобразования переменных, представленных в аналоговой форме. функциональный преобразователь многих переменных содержит группу аналогоцифровых преобразователей 1, группу реверсивных счетчиков 3, группу регистров 4, блоки коммутации 5 и 7, блок. памяти ординат 6, блок микропрограммного управления 8, блок вы" числения сплайнов 9, цифро-аналоговый преобразователь 11 и блок 13 синхро" низации. Введение новых узлов 1,8, 9 и 11 и связей позволяет автомати" чески перестраивать функциональный преобразователь на воспроизведение широкого класса функциональных зависимостей с изменяющимся числом независимых переменных в реальном масштабе времени. 9 ил.19 174 него дополнительно введены блок вычисления сплайнов, блок микропрограммного управления, выходной цифроаналоговый преобразователь и группа аналого-циФровых преобразователей, подключенных аналоговыми входами к входам соответствующих переменных преобразователя, выходами старших разрядов - к информационным входам соответствующих реверсивных счетчиков группы, выходами младших разрядов - к информационным входам соответствующих регистров группы, а выходами окончания преобразования к соответствующим входам первой группы блока синхронизации и входам записи соответствующих реверсивных счетчиков группы и регистров группы, причем выходы реверсивных счетчиков группы соединены с информационными входами первой группы первого блока коммутации, подключенного информационными входами второй Группы к входу задания адреса ординат пре" образователя, а выходом - к адресному входу блока памяти ординат, соединенного информационным входом с входом задания значений ординат преобразователя, входом управления записью и считывания - с первым выхо,дом блока синхронизации, а выходомс внутренней шиной данных преобразователя, .Причем блок микропрограм-. 283620много управления подключен входамиадреса ветвления к выходам третьейгруппы блока синхронизации, первойгруппой выходов - к второй группевходов блока синхронизации, второйгруппой выходов - к управляющимвходам второго блока коммутации,третьей группой выходов - к входаммикропрограммного управления блокавычисления .сплайнов, а входом тактовых импульсов - к третьему выходублока синхронизации и входу тактовыхимпульсов блока вычисления сплайнов,информационные входы-выходы которого,выход второго блока коммутации иинформационный вход выходного цифроаналогового преобразователя соединены с внутренней шиной данных преобщ разователя, причем блок синхронизации подключен четвертым выходом квходу записи выходного цифроаналогового преобразователя, пятым выходомк входам тактовых импульсов аналогоу цифровых преобразователей группы,входы запуска которых соединены свыходами четвертой группы блока синхронизации, подключенного входамитретьей группы к входу задания количества преобразуемых переменныхпреобразователя, а первым и вторымвходами - к входам управления записью и сбросам преобразователя."и 71 г Составитель С,БоЬеикоРедактор И,Ванюшкина Техред М.,и,пык Корректор И.Демчик а роизводственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 Заказ 28ВНИИПИ Государственного коми113035, Мос ета по изобреа, Ж, Рауш Подписноениям и открытиям при ГКНТ ССС ая наб., д4/53 174Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах управления при моделировании сложных динамических процессов с помощью цифровых вычислительных машин в реальном масштабе времени,Известен функциональный преобразователь многих переменных, содержащий блок синхронизации, группублоков аналого-циФрового преобразования, цифровые выходы которых подключены к запоминающему устройству,а аналоговые выходы сигнала рассогласования - к входам блока формирования.интерполирующих функций, регистры,умножающие цифроаналоговые преобразователи и суммирующий усилитель.Недостатками известного устройства являются ограниченные функциональные возможности из-за отсутствиявозможности оперативной перестройкина другое количество переменных,на новые функции без изменения структуры преобразователя, а также недос"таточная точность преобразования,обусловленная аналоговой интерполяцией заданной функции из-за увеличения инструментальной погрешности воспроизведения функции.Наиболее близким к изобретениюявляется цифровой функциональныйпреобразователь, содержащий группуреверсивных счетчиков, блоки управления, памяти, регистры, коммутаторы,сумматор, умножитель и преобразователи прямого кода в дополнительный.Указанный преобразователь обеспечивает необходимую точность преобразо-.вания за счет использования при вы"числениях цифровой интерполяции заданной функции.К числу недостатков известногопреобразователя относится необходимость представления аналоговых переменных в цифровой форме, что требуетдополнительных аппаратных затратдля реализации поставленной задачи,а также ограниченные функциональныевозможности из-за отсутствия возмож"ности оперативной перестройки надругое количество переменных, на новые функции без изменения структурыпреобразователяЦелью изобретения является расширение области применения функционального преобразователя многих переменных путем оперативного изменения 2836количества преобразуемых переменныхи преобразования переменных, представленных в аналоговой форме.5Поставленная цель достигается тем,что в Функциональный преобразовательмногих переменных, содержащий дваблока коммутации, первый (БК 1) изкоторых подключен управляющим входом 1 р к перрому выходу блока синхронизации(БС), а второй блок коммутации (БК 2)соединен информационными входами с выходами регистров группы, блок памяти ординат (БПО), подключенный входомвыборки к второму выходу БС, и группуреверсивных счетчиков, суммирующиеи вычитающие входы которых соединеныс выходами первой и второй групп БСсоответственно, введены блок вычисле ния сплайнов (БВС), блок микропрограммного управления, выходной цифра-аналоговый преобразователь и группааналого-цифровых преобразователей,подключенных аналоговыми входами к д входам соответствующих переменнь 1 хпреобразователя, выходами старшихразрядов - к информационным входамсоответствующих реверсивных счетчиков группы, выходами младших разрядов - к информационным входам соответствующих регистров группы, а выходами окончания преобразования - ксоответствующим входам первой группыблока синхронизации и входам запи"си соответствующих.реверсивных счет" 35 чиков группы и регистров группы, причем выходы реверсивных счетчиковгруппы соединены с информационнымивходами первой группы первого блокакоммутации, подключенного информа ционными входами второй группы квходу задания адреса ординат преобразователя, а выходом - к адресномувходу блока памяти ординат, соединенного информационным входом .с вхо дом задания значений ординат преобразователя, входом управления записьюи считыванием - с первым выходом блока синхронизации, а выходом - с внутренней шиной данных преобразователя,причем блок микропрограмнного управления подключен входами адреса ветвления к выходам третьей группы блокасинхронизации, первой группой выходов - к второй группе входов блока 55 синхронизации, второй группой выходов - к управляющим входам второгоблока коммутации, третьей группой выходов - к входам микропрограммного5 174управления блока вычисления сплайнов, а входом тактовых импульсовк третьему выходу блока синхронизации и входу тактовых импульсов блокавычисления сплайнов, информационныевходы, выходы которого, выход второго блока коммутации и информационныйвход выходного цифроаналогового преобразователя соединены с внутреннейшиной данных преобразователя, причем блоксинхронизации подключен четвертымвцходом к входу записи выходногоцифроаналогового преобразователя,пятым выходом - к входам тактовыхимпульсов аналого-циФровых преобразователей группы, входы запускакоторых соединены с выходами четвертой группы блока синхронизации,подключенного входами третьей группы .к входу задания количества преобразуемых переменных преобразователя,а первым и вторым входами - к входамуправления записью и сбросом преобразователя. Блок микропрограммногоуправления (БМУ), выходной цифроаналоговый преобразователь (ЦАП) игруппа аналого-цифровых преобразователей (АЦП), подключенных аналоговыми входами к входам соответствующихпеременных преобразователя, выходамистарших разрядов - к информационнымвходам соответствующих реверсивныхсчетчиков группы, выходами младшихразрядов - к информационным входамсоответствующих регистров группы, авыходами окончания преобразованияк соответствующим входам первой группы БС .и входам записи соответствующихреверсивных счетчиков группы и регистров группы, причем выходы реверсивных счетчиков группы соединеныс информационными входами первойгруппы БК 1, подключенного информационными входами второй группы квходу задания адреса ординат преобразователя, а выходом - к адресномувходу БПО, соединенного информационным входом с входом задания значенийординат преобразователя, входом управления записью и считыванием - спервым выходом БС, а выходом - свнутренней шиной данных преобразователя, причем БМУ подключен входамиадреса ветвления к выходам третьейгруппы БС, первой группой выходовк второй группе входов БС, второйгруппой выходов - к второй группевходов БС, второй группой выходов 2836 Э 0 характеризующий алгоритм считывания 10 15 20 25 Э 5 ао 45 50 к управляющим входам БК 2, третьей группой выходов - к входам микропрограммного, управления БВС, а входом тактовых импульсов - к третьему выходу БС и входу тактовых импульсов БВС, информационные входы - выходы которого, выход БК 2 и информационный вход ЦАП соединены с внутренней шиной данных преобразователя, причем БС подключен четвертым выходом к входу записи ЦАП, пятый выходом - к входам тактовых импульсов АЦП, входы запуска которых соединены с выходами четвертой группы БС, подключенного входами третьей группы к входу задания количества преобразуемых переменных преобразователя, а первым и вторым входами - к входам управления записью и сбросом преобразователя.На фиг,1 приведена функциональная схема устройства; на фиг.2 - функциональная схема БМУ; на фиг,3 функциональная схема БВС; на фиг.ч функциональная схема БС для и переменных; на Фиг.5 и 6.- временные диаграммы работы БС; на Фиг.7 -график интерполяционной формулы дляодной переменной; на Фиг.8 - график,узловых значений; на фиг.9 - алгоритмвычисления функции двух переменныхв БВС,Функциональный преобразователь многих переменных (фиг,1) содержит группу АЦП 1, подключенных аналоговыми входами к шинам .2 ввода соответствующих переменных, цифровыми выходами старших разрядов - к информационным входам реверсивных счетчиков 3 . группы, а цифровыми выходами младших разрядов - к информационным входам регистров 1 группы. Первый блок 5 коммутации соединен информационными входами с выходом реверсивных счетчиков 3 группы, а выходами - с адресными входами БПО 6. Второй блок коммутации 7 информационными входами соединен с выходами регистров 4 группы, а входами управления - с второй группой выходов блока 8 микропрограммного управления, который соединен третьей группой выходов с блоком 9 вычисления сплайнов. Внутренняя шина 10 данных соединяет соответственно информационные выходы БПО 6, информационные выходы второго блока 7 коммутации, входы - выходы2836 8 о 174 блока 9 вычисления сплайнов и цифровые входы ЦАП 11, аналоговый выход которого соединен с выходной шиной 12 устройства, Блок 13 синхронизации первой группой 14, второй группой 15, третьей группой 16, четвертой группой 22 выходов подключен к суммирующим, вычитающим входам реверсивных счетчиков 3, к входам адреса ветвления блока 8 микропрограммного управления и входам запуска АЦП 1 группы соответственно, первым выходом 17 - к входу управления первого блока коммутации 5 и к входу управления записью считывания БПО 6, вторым 18, четвертым 19, пятым 21 вы" ходами - к входу выборки БПО 6, к входу записи ЦАП 11 и входам тактовых импульсов АЦП 1 группы соответственно, третьим выходом 20 - к входам тактовых импульсов блока 8 микропрограммного управления и блока 9 вычисления сплайнов, первой группой 23 входов - к входам записи реверсив- . ных счетчиков 3 группы и регистров 4, и к выходам конца преобразования АЦП 1 группы соответственно, второй 24, третьей 25 группами входов " к первой группе выходов блока 8 микро" программного управления и к шине данных соответственно, а первым 26 и вторым 27 входами - к шине записи и к шине сброса соответственно,Блок 8 микропрограммного управления (Фиг.2) может быть выполнен, например, содержащим схему 28 управления последовательностью микрокоманд (УПМ), микропрограммную память 29 (МП), регистр микрокоманд 30 (Рг МК), элемент НЕ 31, выход которого соединен с входом ОЕ регистра микрокоманд 30,а вход - с первым выходом Прегистра микрокоманд 30 и первым выходом первой группы выходов блока 8 микропрограммного управления, остальные выходы первой группы выходов соединены спервой группой выходов Э, регистра микрокоманд 30,еторая и третья группы вы"ходов В регистра микрокоманд 30 соединены с вторым:и третьим выходами блока 8микропрограммного упра вления соот ветственно,четвертая группа выходов В- свходами Л схемы 28 управления последовательностьюью микрокоманд,.второй выходЭ- с входомССЕ схемы 28 управленияпоследовательностью микрокоманд, выходы ОУ - с входами 0 схемь 1 28 управленияпоследовательностью микрокоманд и входами адреса ветвления блока 8 микропрограммного управления, вход тактовыхимпульсов - с входом тактовых импульсов схемы 28 управления последовательностью микрокоманд и с входомтактовых импульсов блока 8 микропрограммного управления, а входы 01 - свыходами микропрограммной памяти 29,входы которой соедйнены с выходами Усхемы 28 управления последовательностью микрокоманд, входы которогоСО, ОС, К 1.0 соединены с шиной логической единицы, а вход ОЕ - с общей 5 шиноиаБлок 9 вычисления сплайнов выполнен, например (фиг.3), содержащимпервую 32, вторую 33, третью 34 микрпроцессорные секции (МПС), схему ус коренного переноса 35 (СУП), мультиплексор 36, О - триггер 37, резистор38, а блок 13 синхронизации (фиг.4)регистр 39, мультиплексор 40, элементы ИЛИ-НЕ 41 и 42, элементы ИЛИ 2 43 и 44, группы элементов И-НЕ 45 и46, элементы И 47 и 48, одновибраторы 49 и 50, триггеры 51 и 52, генератор 53 тактовых импульсов, делитель 54, линию 55 задержки, группу З 0 элементов И 56.В качестве АЦП 1 использованы АЦПпоследовательного приближения. В качестве реверсивного счетчика 3 можетбыть использована микросхема К 555ИЕ 7) регистров 4 - К 555 ТМ 8, блоков5 адресации и блока 7 коммутацииК 555 КП 11, запоминающего устройствав - К 537 РУЗ, ЦАП 11 - К 572 ПА 2 А)схемы 28 управления последовательностью микрокоманд - К 1804 ВУ 4, мик- фО ропрограммной памяти 29 .- К 573 РФ 2,регистра 30 микрокоманд - К 1804 ИР 1,элементов И, НЕ, И-НЕ, ИЛИ-НЕ - микросхемы серий К 155, К 531 и др., вкачестве микропроцессорных секций32 - 34 - К 1804 ВС 2, схемы 35 ускоренного переноса " К 1804 ВР 1.Функциональный преобразовательмногих переменных работает следующимобразом.В основу алгоритма вычисленияФункции многих переменных положенаразностная интерполяционная формуладля одного интервала. Переход от одной области интерполяции функции кдругой следует рассматривать какперенос начала координат из однойточки в другую, информацию с которойпредстоит сосчитать, а значит алго-Е(Х 10 Х 20)ОС Х 2 + Г (Х 11,Х 21)- -е (х 1, х 201-1(хо, х 21)(х 1 о, хо)А х , с(Х 2меняется от 0 до 1.Рассмотрим работу на примере преобразователя по двум независимым переменным Ч = Г(Х 1, Х 2). Каждая из независимых переменных Х 1, Х 2 (Фиг.7) разбивается на 1 одинаковых участков интерполяции (Х 10 - Х 11 Х 20- Х 21, ,), что формирует (1 + 1)" равномерно расположенных узлов интерполяции на каждой из входных веременных, где и - число независимых певременных, и Р ячеек интерполяции. Аналоговая входная переменная Х; преобразуется в К-разрядное цифровое , слово. Причем а-старших разрядов определяет область памяти, в. которой записаны значения всех узлов интерполяции, а (К - щ ) младших разрядов определяют количество шагов интерполяции, на которое разбивается каждый участок интерполяции, т,е. определяет информацию о коэффициенте интерполя"ции М.Таким образом, очевидно, цто" чемвыше требуемая точность преобразования функции, тем на Ьольшее количество участков 1 интерполяции неоЬходимо разбить входные переменные Х; и тем на Ьольшее количество шагов интерполяции необходимо разбить участок 1, что обеспечивается увеличением количества используемых разрядов, как старших, так и младших, К-разрядного слова, в которое преобразуется входная независимая переменная Х , азначит и увеличением необходимогообъема памяти.С учетом изложенного интерполяционная формула для функции двух 55917 ритм. считывания одинаков для любой области интерполяции:Ч Чр + (Ч Чк)М (1) где: Чн, Ч - значения Функции в начале и в конце интервала соответственно;Ы- коэффициент интерполяции,определяющий значения интерполирующейчасти входной переменной х.Пример графической интерпретации формулы для одной переменной приведен на Фиг,7. Из графика видно, цто "ри изменении Х от Х о до Х коэффиМ Хр циент интерполяции Ы. =изХо 10 15 20 25 ЭО Э 5 40 45 50 Х 1-Х 10 Х 2-Х 20гдето Х 1=Х 11-Х 21 о Х 2 - Х 21 Х 20, (2)Перед началом работы на второйвход 27 блока 13 приходит сигнал"Сбросн с шины сЬроса, который устанавоивает устройство в исходное состояние. Сигнал "Сброс" приходитодин раз перед началом работы устройства,Запись информации в БП 06 осуществляется в следующей последовательности: На входах "Адрес ординат"первого блока 5 коммутации и "Значение ординат" БП 06 устанавливаются адресные и числовые значения ординат,На первый вход 26 блока 13 подаетсякоманда "Запись" (Фиг.5-26) наустановные входы 25 блока 13 - информацию о режиме работы преобразователя (Фиг.5 - 25). По первому выходу17 блока 13 вырабатывается потенциальный сигнал низкого уровня (Фиг.5 - 17), поступающий на вход управления мультиплексора адреса первого блока 5 коммутации для управлениявыбором адреса с шины. "Адрес ординат"и на вход "Запись/Считывание" БП 06,По второму выходу 18 блока 13 формируется сигнал "Выбор кристалла".(Фиг,5 - 18), поступающий на входвыборки БП 06, Причем Формируется онэлементом И 8 блока 13 из импульсного сигнала "Запись", поступающегона вход 26 блока 13 и задержанногона элементе 55 задержки на время переходных процессов в регистре 39, ииэ сигнала с регистра 39, поступающего на второй вход элемента И 8а затем поступающего через элементИ 1 И-НЕ ч 1 на выход 18 блока 13. Таким оЬразом осуществляется записьв БП 06 значения одной (первой) ординаты узловой точки, Затем производится смена адреса узла интерполяции задается значение его новой(второй) ординаты, и цикл записи повторяется (фиг5 - 18, 26).Таким образом осуществляетсязапись в БП 06 всех (1 + 1) узловыхзначений ординат. Считывание цифро42836 12 51052 О253035ч4645955 1117 ,вой информации из БП 06 осуществляет-ся в режиме воспроизведения функции. нескольких переменных. При этом по команде "Запись" по входу 26 блока 13 (фиг.5 - 26) в регистр 39 блока 13 по входу 25 заносится информация о режиме работы преобразователя, определяющем выбор количества входных переменных, выбор подпрограммы воспроизведения заданной функции (Фиг.5- 25).По первому выходу 1 блока 13 вырабатывается потенциальный сигнал высокого уровня (фиг.5 " 17), поступающий на вход управления мультиплексора адреса первого блока 5 коммутации для управления выбором адреса с выходом реверсивных счетчиков 3 группы и на вход "Запись/Считывание" БПО 6. На группе 22 выходов блока 13 появляются сигналы запуска АЦП (фиг.5 - 22).В результате преобразования входной величины с частотой "1 АЦП", пос" тупающей на тактовые входы АЦП 1 с выхода 21 блока 13, на выходе соответст вующих АЦП 1 группы появляется К-разрядное цифровое число, щ-старших разрядов которого подаются на информа" ционные входы реверсивных счетчиков 3 группы, а (К-л) младших разрядовна информационные входы регистров 4 группы, При этом коэффициент деления частоты делителя 54 определяется максимально допустимой частотой преобразования АЦП 1 группы. Запись цифрово информации в реверсивные счетчики 3 Фгруппы и регистры 4 группы произво" дится сигналами "Конец преобразования" с соответствующих АЦП 1 группы, Одновременно укаэанный сигнал поступает на первую группу 23 входов блока 13 (фиг.б " 23), а затем через элемент ИЛИ 44 и элемент ИЛИ-НЕ 42 на С - вход П триггера 51, который вырабатывает высокий уровень выходно" го сигнала (Фиг.б - 52) Этот разре" шающий сигнал открывает счетный триг гер 52 и Формирует с помощью импульсов генератора 53 (фиг.б - 54) натретьем выходе 20 блока 13 тактовыеимпульсы (Фиг.б - 20) для работы блока 8 микропрограммного управления и блока 9 вычисления сплайнов.Для того, чтобы при разлицной величине входных сигналов Х; импульсы"Конец преобразований" на входы 23 блока 13 не поступали в разлицное время и на выходе элемента ИЛИ 44 не появилось несколько импульсов, в качестве АЦП 1 используется схема АЦП последовательного приближения, в которой время преобразования не зависит от величины входного сигнала из-за того, что количество шагов преобразования одинаково вне зависимости от величины входного сигнала, и зависит только от разрядности АЦП. Кроме того, все АЦП 1 группы запускаются от одного импульса, сформированного одновибратором 49 и поступающего одновременно на выходы 22 блока 13 через элемент ИЛИ 43 и через открытые с помощью регистра 39 для данного режима работы элементы И 56 группы. Дальнейшая работа функционального преобразователя осуществляется под управлением выбранной микропрограммы, начальный адрес которой поступает с третьей группы 16 вы" ходов блока 13 на вход адреса ветвления блока 8 микропрограммного управления.Выборка узлов, принадлежащих той области интерполяции, в которой нахо" дятся несущие координаты узлов незавий симых переменных; производится в 2 тактов (2 для рассматриваемого примера) при подаче на адресные входы БП 06 адреса этой области интерполяции. При этом сигнал "Выбор кристалла" по шине 18 блока 13 формируется микрокомандно блоком 8 микропрограмм" ого управления с одного иэ его выходов группы 24 через элементы ИЛИ-НЕ 41 блока 13.Таким образом формируется ш-разрядный код, образующийся на выходах реверсивных счетчиков 3 группы. Этот код всегда однозначно выявляет ячейку интерполяции и ее первый узел интерполяции (фиг.8). После того, как на выходах реверсивных счетчиков.3 группы установятся кодовые эквиваленты независимых переменных и в БПОб будет выявлен адреса первого узла, которому соответствует адрес" ный код Х 10,Х 20 , значение ординаты выявленного узла переписывается в блок 9 вычисления сплайнов (и.1, Фиг.9). Затем на группе 14 выходов блока 13 вырабатывается сигнал, который увеличивает содержимое первого сцетцика 3 группы на единицу млад- шего разряда, и из БП 06 извлекается и записывается в БВС 9 значение орди"74283 б14 131 наты второго узла (п,2 фиг.9) с адресным кодом 1 Х 11,Х 20.Далее на группе 14 выходов выраба" тывается сигнал, увеличивающий на единицу содержимое второго счетчика 3 группы и значение ординаты третьего узла, которому соответствует.ад" ресный кодХ 11,Х 21), переписывается в. БВС 9 (п.3 фиг,9). Затем на группе 15 выходов появляется сигнал, вычитающий на единицу первого счетчика 3 группы, и значение четвертой орди-. наты с адресом ГХ 10,Х 21 переписывается в ЬВС 9 (п.4,фиг.9). При этом значения коэффициентов интерполяции о Х 1, ЫХ 2, находящиеся в соответст" вующих регистрах 4 группы, заносятся на внутреннюю шину 10 данных через блок 7 коммутации. Далее в этом блоке осуществляется функциональное преобразьвайие согласно алгоритму вычисления функции двух переменных (фиг.9) по формуле (2).Результат функционального преобразования в цифровом виде поступает с БВС 9 на внутреннюю шину 10 и на последнем такте микропрограммы пере" писывается в ЦАП 11 сигналом записи с выхода 19 блока 13. С выхода ЦАП 11 в аналоговом виде выводится значение функции двух переменных Х 1 и Х 2 в пределах интерполяционной ячейки, ограниченной значениями четырех смежных узлов ординат. Таким образом осуществляется цикл вычисления одной ячейки интерполяции. После этого на группе 22 выходов блока 13 вновь вырабатываются сигналы "Запуск АЦП", происходит опять аналого-цифровое преобразование входных переменных Х 1 и Х 2, занесение новых значений в реверсивные счетчики 3 группы, регистры 4 группы, и цикл вычисленийповторяется согласно алгоритму(фиг,9). Аналогичным образом строитсяработа и в случае функциональногопреобразования по трем и более неза. висимым переменным. Блок 8 микропрограммного управления (фиг.2) осуществлявт микропрограммное управление по первой группе выходов - отдельными узлами блока 13, по второйгруппе выходов - вторым блоком 7 коммутации, по третьей группе выходовблоком 9 вычисления сплайнов.В исходном состоянии регистр 30микрокоманд (Рг МК) БИУ 8 обнулен,и на входы 3 р - 3 УПМ 28 подается.5 1 О 20 25 30 35 40 45 50 55 нулевая микрокоманда, по которой напервом такте в Рг МК 30 заноситсямикрокоманда из нулевой ячейки микропрограммной памяти 29, В результатена первый выход первой группы выходов БМУ 8 поступает разрешающий (ниэ"кий) потенциал для мультиплексора 40блока 13, а на вход ОЕ Рг ИК 30 черезинвертор 31 поступает разрешающий(высокий) потенциал, переводящий выходы ВУ в третье состояние, При этомна входы РУПИ 28 поступает начальный адрес выбранной подпрограммы, ана входы Л -Лз УПМ 28 - микрокомандафустанавливающая на его выходах У адрес с входов Р . Таким образом, нациная с второго такта начинается выполнение заданной микропрограммы вычисления функции по блок-схеме алгоритма (фиг.8). На последнем такте выполнения микропрограммы на одном из других выходов первой Р группы выходовР БМУ 8 устанавливается высокий уровень, поступающий на первый входэлемента И 47, и открывает его. Тактовый импульс, поступающий с выходасчетного триггера 52 на второй входэлемента И 47, появляется на его выходе и затем на выходе 19 блока 13для записи результата вычисления вЦАП 11.С Рг ИК 30 по второй группе 1 выходов 00 осуществляется управлениевторым блоком 7 коммутации, с выходакоторого через общую шину 10 вБВС 9 поступают значения коэффициентовинтерполяции ф(Х 1 и КХ 2, записанныев регистрах 4 группы. С Рг МК 30 потретьей группе выходов 0 осуществляется по соответствующим входаммикропрограммное управление БВС 9.Блок 9 вычисления сплайнов (фиг,3)предназначен для воспроизведения функции многих переменных (двух переменных) по заданному алгоритму (фиг.9) .Значения ординат, находящиеся вБП 06, заносятся в регистры общегоназначения (РОН) микропроцессорныхсекций 32 - 34 через их двунаправленные входы У, значения коэффициентов интерполяцииК Х -. в регистр1ЯМПС 32-34 через их входы ЭА,Результаты функционального преобразования в цифровом виде поступаютс выходов У МПС 32-34 на внутреннююшину 10, На входы А и В этих ИПС подаются адреса РОН-ов, участвующихв выполнении данной микрокоманды, 15 174 на вход- девятиразрядная микроко-манда. Мультиплексор 36 Формирует необходимый сигнал входного переноса СО младшей МПС 34 (логический О, логическая 1, сигнал Е, сигнал "3 старшей МПС 32)Работа БМУ 8 и БВС 9 синхронизуется импульсами тактовой частоты, поступающими по шине 20 с блока 13. Блок 13 (фиг,4) осуществляет синхронизацию взаимодействия отдельных узлов функционального преобразователя многих переменных. Возможный вариант его реализации для и входных переменных изоЬражен на фиг.4. Внешнее управление блоком 13 осуществляется по первому входу 26 командой"Запись, По второму входу 27 командой "СЬрос", по третьей группе 25 установочных входов регистра 39 блока 13 синхронизации, а также по первой группе 23 входов "Конец преобразования" АЦП 1 группы и по второй группе 24 входов сигналами блока 8 микропрограммного управления,Блок 13 Формирует следующие выходные сигналы; "Запуск АЦП" по четвертой группе 22 вь 1 ходов, тактовые импульсы АЦП "ГАЦП" по пятому выходу 21, "Запись-считывание" по первому выходу 17, "Выбор кристалла" по второму выходу 18,. тактовые импульсы микропрограмнного управления "Г по третьем выходу 20, "Запись ЦАП" по четвертому выходу 19, а также сигна" лы "-1" .по отдельным выходам второй группы 15 выходов, "+1" по отдельнымвыходам первой группы 14 выходов и адрес ветвления по отдельным выходам третьей группы 16 выходов. В зависимости от содержимого регистра 39 блока 13, определяющего режим работы устройства, происходит либо запись . информации в БП 06, либо воспроизведение функции нескольких переменных,При записи информации в БПО 6.на входах "Адрес ординаты" первого блока 5.коммутации и на входах "Значение ординаты" БПО 6 устанавливаютсясоответственно адресная и числовая информация, и на вхрд 26 поступает сигнал "Запись" одновременно с информацией на установочных входах 25 регистра 39. При этом на выходе этого регистра устанавливается информация так, что на первом выходе 17 устанавливается потенциальный сигнал низкого уровня (Фиг.5 - 17), посту 2836пающий на вход управления мультиплексора адреса первого блока 5 коммутации для управления выбором адреса с шины "Адрес ординат", и на вход "Запись/Считывание" БП 06. На первом входе элемента И 48 устанавливается сигнал разрешения (высокий уровень) с тем, чтобы импульс "Запись", поступающий на элемент задержки 55, прошел через элемент И 48, элемент ИЛИНБ 4 и появился на втором выходе 18. Элемент задержки 55 необходим для задержки сигнала, поступающего на второй выход 18 "Выбор кристалла" по отношению к первому выходу 17. Таким оЬразом осуществляется цикл записи в БП 06 значения одной ординаты узловой точки, Запись остальных значений ординат узловых точек в БП 06 осушествляется аналогичным образом,В режиме считывания (воспроизведения Функции) в регистр 39 блока 13 записывается информация о режиме работы преобразователя. При этом на первом выходе 17 устанавливается потенциальный сигнал высокого уровня (Фиг,5 - 17), поступающий на вход управления мультиплексора адреса первого блока 5 коммутации для управле-, ния выбором адреса с выходов ревер- . сивных счетчиков 3 группы и на вход "Запись/Считывание" БП 06. На первом выходе элемента И 48 устанавливается запрещающий сигнал (низкий уровень), на входе одновибратора 50 устанавли" вается сигнал, запускающий его (высокий уровень), и с выхода импульс "Запуск АЦП" через элемент ИЛИ 43 поступает на первые входы элементов И 56 группыНа вторые входы элементов И 56 группы поступают сигналы с регистра 39 (разрешающие или запрещащие в зависимости от записанной него инФормации), определяющей количество входных переменных). При этом сигналы "Запуск АЦП" появятся на тех выходах четвертой группы 22 выходов, количество которых соответствует .количеству входных переменных. На входы управления мультиплексора 40 приходят сигналы с регистра 39 и выбираютначальный адрес одной и подпрограмм.Генератор тактовых импульсов 53 и делитель частоты 54 формируют тактовые импульсы АЦП, которые поступаютна АЦП группы с пятого выхода 21блока 13. После преобразования входных величин соответствующими АЦП17 174группы сигналы "Конец преобразования"поступают через первую группу 23входов на элемент ИЛИ 44, с выходакоторого сигнал поступает на первыйвход элемента ИЛИ-НЕ 42. По заднемуФронту импульса "Конец преоЬразова"ния" счетный триггер 51 устанавливается в единичное состояние и этимразрешает работу сцетного триггера52.Тактовая частота с инверсного выхода счетного триггера 52 черезтретий выход 20 поступает на входытактовых импульсов блока микропрограммного управления 8 и блока 9вычисления сплайнов. На первые входы элементов И-НЕ 45 и 46 и на первый вход элемента И 47 поступает тактовая цастота с прямого выхода счетного триггера 52. При этом из Ьлока8 микропрограммного управления по. отдельному входу группы 24 входовна вход М "Разрешение по выходу"мультиплексора. 40 приходит разрешаю- .щий сигнал, по которому на третьей.группе 16 выходов из мультиплексора40 поступает начальный адрес подпрограммы Функционального преоЬразования выбранного количества переменных,На последующих тактах выполнениямикропрограммы на вторые входы элементов И-НЕ 45 и 46 группы черезостальные входы второй группы 24входов поступают сигналы (высокогоуровня) и на выходах этих элементовформируЮтся сигналы суммирования ивычитания., поступающие на соответствующие реверсивные сцетцики 3 группычерез первую 14 и вторую 15 группывыходов блока 13, На последнем такте выполнения микропрограммы по от"дельному входу второй группы 24 входов поступает сигнал высокого уров,ня на второй вход элемента И 47, ис его выхода импульс тактовой частоты поступает на второй вход элементаИЛИ-НЕ 42 и своим задним Фронтомустанавливает счетный триггер 51 внулевое состояние, оЬусловливаяблокировку тактовых импульсов, поступающих на третий выход 20 блока 13.Кроме этого, импульс с выхода элемента И 47 поступает через четвертыйвыход 19 блока 13 на вход записи ЦАП11 и на вход одновибратора 49, с вы-хода которого сформированный импульсзапуска АЦП через второй вход эле 182836мента ИЛИ 41 и первые входы элементов И 56 группы поступает на отдельные выходы четвертой группы 22 выходов для запуска соответствующих 5АЦп 1 группы, и процесс считыванияповторяется.функциональный преобразовательпозволяет оперативно перестраиватьего как на широкий класс функций,так и на люЬое число наперед заданных независимых переменных без изменения структуры преобразователя,производить преобразование переменных, представленных в аналоговой 15форме, При этом оперативная перестройка может осуществляться автомати-.чески с помощью ЭВМ, изменение режимараооты, выЬор количества входныхпеременных происходит с помощью ЭВМ,которая записывает данные в региструправления Ьлока синхронизации, авыбор и выцисление воспроизводимойфункции - с помощью подпрограмм, хранящихся в ПЗУ БМУ. Загрузка данных вБПО преобразователя осуществляетсяавтоматицески перед началом работыпри помощи ЭВМ. Время выполнения микропрограммы одного цикла вычисленияфункции трех переменных при тактовойчастоте БМУ - 10 МГц составляет40 мкс, что дает возможность производить функциональное преобразованиевходных 3 в . 6 переменных в диапазоне частот до 200 Гц в реальном масш табе времени с заданной точностью.Формула изобретенияФункциональный преобразователь многих переменных, содержащий два блока коммутации, первый иэ которых подключен управляющим входом к первому выходу Ьлока синхронизации, а второй блок коммутации соединен с информационными вхбдами с выходами регистров группы, блок памяти ординат, подключенный входом выборки к второму выходу блок синхронизации, и группу реверсивных счетчиков, суммирующие и вычитающие входы которых соединены с выходами йервой и второй групп блока синхронизации соответственно, о т л и ч а ю щ и й.с я тем, цто, с целью расширения области применения за счет оперативного изменения количества преобразуемых переменных и преобразования переменных, представленных. в аналоговой Форме, в