Устройство для сопряжения разнотипных вычислительных машин

Есть еще 4 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

(1 Ю (11) 06 Р 13/00 ИТЕТ СССР И ОТКРЫТ ОБРЕТ ТЕЛЬСТВ тен нос ОСУДАРСТВЕННЫЙПО ДЕЛАМ ИЗОБРЕТЕНИИ ОПИСАНИЕ ИК АВТОРСКОМУ СВИ,(46) 15,09.86. Бюл, У 34 (71 Ордена Ленина институт кибернетики им. В.М. Глушкова и Институт соци-. ально-экономических проблем АН СССР (72). В. В. Иванов, А, А. КаленчукПорханова, В, Н. Лещенко, Е. И. Басков, Г. А Козлов и А. А. Ламден (53) 681.325(088.8)(56) Авторское свидетельство СССР В 661543, кл, О 06 Р 3(04, 1977.Авторское свидетельство СССР В 922716, кл. 0 06 Р 3/04, 1979, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ РАЗНОТИПНЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение .относится к. области вычислительной техники и может быть использовано в вычислительных систе" мах для сопряжения большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей. Основной задачей изобре"ия является повышение достовер-.ти за счет контроля узлов устрой" ства со стороны двух ЭВМ, Устройство содержит блок управления, выходной коммутатор, коммутатор контрольных сигналов, блок канальных приемо-. передатчиков, блок формирования запросных сигналов, два информационных регистра, триггер диагностики, триггеры готовности ввода и вывода, три элемента И. 1 з.п. ф-лы, 5 ил, 17 1257651входом дещифратора команд, четвертый вход которого соединен с выходом Первого триггера, четвертый выход дешифратора команд соединен спятым входом третьего элемента И,первым входом четвертого элемента Ии вторым входом второго элемента И,выход которого соединен с единичнымвходом четвертого триггера, нулевойвход которого соединен с выходомпервого элемента И, второй вход четвертого элемента И соединен с пятымвыходам дешифратора команд и шестымвходом третьего элемента И, седьмойвход которого соединен с шестым выходом дешифратора команд и входомпервого элемента НЕ, выход третьегоэлемента И соединен с входом элемента задержки, выход которого соединен с первым информационным входомканальных передатчиков группы, второй информационный вход которых соединен с прямым выходом десятого элемента И инверсный выход которогосоединен с вторым входом девятогоэлемента И, выход которого соединенс первым входом второго дешифратораадреса, второй вход которогосоединен с первым единичным выходом шестого триггера и первым входом десятого элемента И, второй вход которого соединен с первым нулевым выходом шестого триггера, второй нулевойвыход которого соединен с вторымвходом седьмого элемента И, выходкоторого соединен с нулевым входомвторого триггера, выход которогосоединен с вторым входом пятого элемента И, выход которого соединен с первым единичным входом шестого триггера, второй. единичный выход которого соединен с вторым входом восьмого элемента И, выход которого соединен сединичным входом третьего триггера, выход которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым единичным входом шестого триггера, ну левой вход которого соединен с выходом второго элемента НЕ.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок формирования запросных сигналов содержит два одновибратора, два элементазадержки, элемент ИЛИ, причем входпервого одновибратора является первым входом запуска блока формирования запросных сигналов, вход второго одновибратора соединен с входомпервого элемента задержки и является вторым входом запуска блока формирования запросных сигналов, первыйвход элемента ИЛИ является входомразрешения блока формирования запросных сигналов, выход элемента КПИявляется первым выходом блока форми-рования запросных сигналов, выходпервого одновибратвра соединен свходом второго элемента задержки иявляется вторым выходом блока формирования запросных сигналов, выходывторого одновибратора и второго элемента задержки являются третьим ичетвертым выходами блока формирования запросных сигналов, выход первого элемента задержки соединен свторым входом элемента ИЛИ.Узел 15 дешифрации адреса содержит первый дешифратор адреса, состоящий из группы элементов И-НЕ 28, группы перемычек 29 и элемента И-НЕ 30, первый триггер 31.Узел 17 вектора прерывания содержит второй триггер 32, седьмой и пятый элементы И 33 и 34, третий триггер 35, восьмой и шестой элементы И 36 и 37, шестой триггер 38, второй элемент НЕ 39, десятый элемент И .40, второй дешифратор адреса 41, девятый элемент И 42. 50 55 Изобретение относится к вычислительной технике и.может быть использовано в вычислительных системах длясопряжения большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительныхсетей (например, БЭСМи "Электроника 60").Целью изобретения является повышение достоверности за счет контроля узлов устройства двумя ВМ,На фиг. 1 представлена блок-схема данного устройства; на фиг. 2 -схема блока управления; на фиг. 3 -схема выходного коммутатора; наФиг. 4 - схема блока Формированиязапросных сигналов; на фиг. 5 - схема коммутатора контрольных сигналов.Устройство содержит (фиг. 1)блок 1 канальных приемопередатчиков,первый информационный регистр 2,.первый .элемент И 3, триггер 4 диагностики, второй элемент И 5, блок. 6управления, выходной коммутатор 7,блок 8 Формирования запросных сигналов, коммутатор 9 контрольных сигналов, третий элемент И 10, триггер 11 готовности вывода, второйинФормационный регистр 12, триггер13 готовности ввода.Блок 6 управления содержит (фиг.2)узел 14 дешифрации управляющих сиг. налов, узел 15,дешифрации адреса,регистр 16 состояния, узел 17 вектора прерывания, второй элемент И 18,четвертый триггер 19, группу 20 канальных передатчиков, первый элемент И 21,При этом узел 14 дешиФрации управлякицих сигналов содержит первыйтриггер 22, дешифратор 23 команд,третий элемент И 24, элемент 25 задержки, четвертый элемент И 26, первый элемент НЕ 27. 5 О 15 20 25 30 35 40 45 Выходной коммутатор 7 содержит(фиг. 3) первый, второй и третийкоммутаторы 43, 44 и 45,Блок 8 формирования запросных сигналов содержит (фиг. 4) первый элемент 46 задержки, второй одновнбратор 47, элемент ИЛИ 48, первый одновибратор 49, второй элемент 50 задержки,Коммутатор 9 контрольных сигналовсодержит (фиг, 5) элементы ИЛИ 51н 52, элемент И-НЕ 53.Блок канальных приемопередатчиков служит для согласования электрических параметров логического нуляи логической единицы по полярностии уровню на стыке устройства с центральной машиной (.ВМ 2) и за счет этого допускает соединение указанныхустройств при любом заданном отличииих элементарных баз и формы электрического представления логическихзначений. Блок 1 может быть собран,например, на основе микросхем 293 ЛП 1.Триггер 4 диагностики предназначен для организации работы устройства в режиме "Диагностика" со стороны ВМ 2. Единичный выход триггера 4 диагностики соединен с вторымвходом первого элемента И 3 и служитдля записи информации в регистр 2.Кроме того, он связан с первым управляющим входом коммутатора 9,служащего для приема потенциала,разрешающего прохождение информации,находящейся на его втором информационном входе, первым входом запуска блока 8, служащего для запускаформирователя импульсов блока 8,подтверждающего прием информации, ичетвертым управляющим входом выходного 7 коммутатора, служащего дляприема потенциала изменения направления передачи информации. Нулевойвыход триггера 4 соединен с четвертым информационным входом коммутатора 9 и единичный уровень сигнала,находящийся на его выходе, являетсяпризнаком передачи информации в режиме "Диагностика" со стороны ВИ 2Кроме того, он связан с вторым .входом запуска блока 8, служащего для приема вспомогательного потенциала при работе устройства в режиме фДиагностика.Блок 8 формирования запускающих сигналов предназначен для Формирования сигналов синхронизации при ра 1257651боте устройства в режиме "Диагностика", Второй выход блока 8, служащий для выдачи импульса подтверждения приема информации Данные введены", связан с седьмым информационным входом выходного 7 коммутатора.Первый выход блока 8, служащий дляпередачи сигнала Данные приняты",соединен с третьим входом блока 6управления и шестым информационнымвходом выходного 1 коммутатора. Третий выход блока 8 связан с четвертым входом блока 6 управления ипервым входом третьего элемента И 10.Четвертый выход блока 8 соединен спятым входом блока 6 управления ислужит для формирования сигнала прерывания программы ВМ 2.Триггер 11 готовности вывода данных служит для индикации наличия информации, передаваемой ВМ 2 в вспомогательную машину (ВМ 1) в первоминформационном регистре 2. Пятый выход блока 6 управления соединен свторым управляющим входом выходного 7 коммутатора и служит для выдачи сигнала прерывания в ВМ 2.Третий информационный выход коммутатора 9 связан с четвертым инфор"мационным входом. выходного 7 комму",татора и служит для выдачи информации в режиме Диагностика", Первый,второй .выходы коммутатора 9 подключены к второй шине ввода-вывода информации и служат, соответственнодля выдачи в канал разрядов регистра состояния и информации в режиме"Диагностика",На фиг, 2 представлен пример реализации блока 6 управления.. Блок 6 содержит дешифратор 14управляющих сигналов, первый входкоторого подключен к первому входублока 6, связанного также с первымвходом узла 15 дешифрации адреса иинформационным входом регистра 16состояния, второй - к группе входовблока 6, подключенной также к первому входу узла 17 векторного прерывания, третий, служащий для приемасигнала "Устройство выбрано", свя- .зан с выходом узла 15 дешифрации адреса, Первый выход дешифратора 14управляющих сигналов подключен квходу записи регистра 16 состояния,второй - к второму входу второгоэлемента И 18 и. служит для выдачисигнала требования прерывания рабо 5 1 О 30 45 50 55 15 20 25 ты ВМ 2. Третий выход дешифратора 14управляющих сигналов связан с четвертым выходом блока 6, четвертыйс вторым, пятый - с шестым, шестой -с девятым, седьмой - с вторым входомузла 15 дешифрации адреса и служитдля передачи синхраимпульса (СИА)записи сигнала "Устройство выбрано"восьмой - с первым входом канального 20 передатчика и служит для выдачи сигнала синхронизации (СИП). Первый выход узла 17 векторного прерывания является первым выходом блока 6, второй - восьмым, третий связан с вторым входом канального 20передатчика и служит для формирования сигналов требования прерывания(ТПР) ВМ 1,Дешифратор 14 управляющих сигналов содержит триггер 22 запоминающий, например, младшие разряды адресного слова и первый вход которого является первым входом дешифратора 14 управляющих сигналов, а второй,вход связанный с группой входов блока управления, служит для приема сигнала синхронизации (СИА). Выход триггера 22 связан с четвертым входом дешифратора 23, первый и второй входы которого связаны с группой входав блока и служат соответственнодля приема сигналов "Ввод 1, "Вывод",третий вход дешифратора 23.подключен к третьему входу дешифратора 14управляющих сигналов. 1-6 выходы дешифратора 23 подключены к выходамфдешифратора 14 управляющих сигналови входам элемента И 24, седьмой входкоторого связан с группой входовблока и служит для приема сигналапредоставления прерывания (ППР). Выход элемента И 24 через элемент 25 задержки связан с восьмым выходомдешифратора 14 управлянмцих сигналов. Узел 17 векторного прерывания содержит триггер 32 требования прерывания на ввод, единичный вход которого связан с третьим входом узла 17, нулевой вход - выходом элемента И 33 и служит для установкипоследнего в начальное состояние, авыход подключен к второму входу элемента И 34, триггер 35 требованияпрерывания на ввод, нулевой вход которого подключен к четвертому входуузла 17 векторного прерывания, вто"/рой - к выходу элемента И 36, служащего для установки триггера 35 в5 12начальное состояние, а выход - второму входу элемента И 37. Первыевходы элементов И 34-37 подключенык соответствующим цепям второго входа узла 17 и служат для подачи сигналов разрешения прерывания, выходы - к первому и второму единичномувходу триггера 38, нулевой вход которого связан с выходом элемента ИНЕ 39, служащего для запоминаниясигналов требования прерывания. Первый единичный выход триггера 38 связан с первым входом элемента И 40 ивторым входом дешифратора адреса 41,второй нулевой, являющийся инверсным выходом первого единичного выхода - с вторым входом элеменга И 33,второй единичный - с вторым входомэлемента И 36, первый нулевой являющийся инверсным выходом второго единичного выхода, - с вторым входомэлемента И 40, Кроме того, первыйвход элементов И 33, 36, 42 служащий для подачи сигнала представленияпрерывания (ППР) ВМ 1, связан с первым входом узла 17, выход элемента И 42 подключен к первому входудешифратора 41 адреса, а второйвход элемента И 42 - с первым выходом элемента И-НЕ 40, являющегосяинверсным выходом второго выхода,связанного с третьим выходом узла 17.В начальный момент времени триггер 32находится в "0" состоянии, триггер35 в н 111Дешифратор 41 адреса формируетадрес вектора прерывания в зависимости от сигналов, подаваемых наего первый и второй вход, он можетпредставлять, например, группу элементов И-НЕ, собранную на микросхемах типа 155 ЛА 7.Устройство работает следующим образом,Обмен информацией между ЭВИ осуществляется программно в режиме опроса готовности (только для основной ВМ 2), или по прерываниям (дляобеих). В устройстве предусмотренрежим "Диагностика" со стороны ВИ 1и ВМ 2,В режиме "Диагностика" со стороны ВИ 2 устрой"тво работает следующим образом.Состояние цепи готовности ВМ 1 невлияет на режим. ВМ 2 выставляет наинформационном входе устройства слово информации, которое через блок 157651 6 25 30 35 40 на его третий информационный выход,5 О 5 20 45 50 55 поступает на информационныи входпервого 2 информационного регистра и передает по управляющему входу устройства сигнал Диагностика . Сигнал Диагностика" устанавливает единичный выход триггера 4 диагностики в 10 состояние, нулевой - в 1 кроме того, через элемент И 5 устанавливает триггер 1 готовности вывода в 1" состояние.Уровень логического О с единичного вь.хода триггера 4 диагностики через элеменИ 3 поступает на вход записи регистра 2 и производит запись информации, находящейся на его информационном входе,Одновременно с записью информационного слова ВМ 2 в регистр 2 отрицательный перепад сигнала с единичного выхода триггера 4 диагностики производит запуск первого одновибратора 49 блока 8. Одновибратор 49Формирует отрицательный импульс, который с его выхода поступает на седьмой информационный вход выходного 7коммутатора, В выходном 7 коммутаторе он поступает на второй вход второго 44 магистрального передатчика,с первого выхода которого следуетв ВМ 2 и, получив который, последняя снимает установленные данные.Одновременно с этим уровень логического О" подается на четвертый управляющий вход выходного 7 коммутатора, первый управляющий вход коммутатора 9, где поступает на первый вход второй группы 52 элементов ИЛИ и разрешает прохождение информационного слова ВМ 2 через коммутатор 9 откуда оно поступает на четвертыйинформационный вход выходного 7 коммутатора,В выходном 7 коммутаторе информационное слово ВМ 2 через первый коммутатор 43 подается на его второйвыход и поступает обратно в ВМ 2,Отрицательный импульс, сформированный одновибратором 49, через второй элемент 50 задержки поступаетна пятый вход блока 6 управления.В блоке 6 управлений сигнал черезэлемент И 2 переводит триггер. 19прерывания в состояние 0. При этомна второй управляющий вход выходно"го коммутатора 7 подается уровеньлогического 0". Уровень логическо.го "0" в выходном коммутаторе 7 пос 1257651тупает на пятый вход второго коммутатора 44 и с его второго выходаподается в БМ 2, вызывая прерываниепрограммы, свидетельствуя о том, чтоданные выведены. 5ВМ 2 принимает переданное ею раньше информационное слово и передаетпо управляющему входу устройствасигнал "Данные приняты". Сигнал"Данные приняты" через блок 1 поступает на единичный вход триггера 4диагностики и разрешающий вход блока 8, в котором подается на первыйвход элемента ИЛИ 48. При этом триггер 4 диагностики устанавливается в 5первоначальное состояние "фьюСигнал Данные приняты не проходит через элемент ИЛИ 48, так какдлительность этого сигнала меньше,чем время задержки первого элемента 46 задержки, т.е. в этот моментвремени на втором входе элемента ИЛИ48 находится определяющий потенциал "1"Одновременно с этим отрицательныйперепад сигнала с нулевого выходатриггера 4 диагностики производитзапуск второго одновибратора 47, Одновибратор 47 формирует отрицательный импульс, который через элемент И 3010 устанавливает триггер 11 готовности вывода в исходное состояние "О",а также поступает на четвертый входблока 6 управления, устанавливаятриггер прерывания в начальное сос- Зтояние "1".ВМ 2 на основе сравнения переданной и принятой информации делает вывод о состоянии линии передачи инФормации. 40Таким образом контроль работоспособности осуществляется без участияВМ 1,В режиме опроса готовности ВМ 2может работать в двух вспомогательных режимах.При передаче информации из ВМ 2в ВМ 1 с контролем правильности еепрохождения управляющая программаВМ 2 анализирует состояние готовности Если ВМ 1 готова к вводу информации, то она установила триггер 13готовности ввода в состояние "фью,При этом ВМ 2 выставляет на информационном входе устройства слово ин- .Формации, которое через блок 1 поступает на информационный вход первого регистра 2 и передает по управ. ляющему входу устройства сигнал"Диагностика". Далее продолжаютсяописанные процессы, но при этом управляющая программа ВМ 1 производитопрос состояния цепей первого выхода коммутатора 9. Опрос состоянияцепей первой выходной шины коммутатора 9 производится канальным цик"лом "Ввод"Порядок выполнения этих операцийследующииВМ 1 в адресной части цикла пере. дает по шине ввода-вывода информацииадресное слово канала. Слово поступает в выходной 7 коммутатор, на.вход-выход коммутатора 45, с выходакоторого передается на первый входблока 6 управления. В блоке 6 управления поступает на информационныйвход регистра 16 состояния, первыйвход узла 15 дешифрации адреса, первый вход дешифратора 14 управляющихсигналов. В адресных разрядах адресного слова записан адрес, присвоенный ВМ 2,Адрес ВМ 2 задается на этапе проектирования двухмашинного комплекваи формируется путем запайки перемычек в гнезде 29 узла 15. По коду адреса на выходе элемента И-НЕ 30 появляется сигнал "Устройство выбрано"который подается на информационныйвход триггера 31.,После установки адресного словаВМ 1 по группе входов устройства вырабатывает сигнал СИА, поступающийна синхровходы триггеров 22 и 31 ивыполняющий запись информации, После этого ВМ 1 снимает адресное словои по группе входов устройства вырабатывает сигнал "Ввод". Сигнал "Вводподается на второй вход дешифратора 23,При опросе состояния цепей первого информационного выхода коммутатор 9 в младших разрядах адресногослова ВМ 1 записывает код, которыйвместе с сигналом "Устройство выбра 1но приводит к появлению сигнала натретьем выходе дешифратора 23, Этотсигнал поступает на второй управляю"щий вход коммутатора 9 и разрушаетпрохождение информации, находящейсяна его 3, 4, 6 и 7-ом информационныхвходах в канал ВМ 1, Одновременно сэтим сигнал с третьего выхода дешифратора 23 через элемент И 24 и элемент задержки 25 поступает на пер 125769вый вход канального передатчика 20,который формирует сигнал СИП, свидетельствующий о том, что данныепомещены в канал, и передает его вВМ 1 по группе выходов устройства. 5ВМ 1 принимает сигнал СИП, данные. снимает сигнал "Ввод" и по заднемуфронту сигнала СИП снимает сигналСИА, завершая тем самым канальныйцикл 1 Ввод".На основании анализа принятыхданных ВМ 1 делает вывод о том,записана информация или нет в первый информационный регистр 2, Еслиинформация записана, то ВМ 1 производит цикл "Ввод". На первом выходе.дешифратора 23 появляется сигнал,который поступвет на первый управляющий вход выходного коммутатора 7,который связан с первым входом коммутатора 44, При этом данные находящиеся на его втором входе, поступают на его .первый вход-выход, Одно"временно с этим триггер 11 готовности вывода устанавливается в начальное нулевое состояние.После того как по управляющемувыходу .устройства в ВМ 2 поступаетсигнал "Данные введены", ВМ 2 снимает информационной слово. зоПараллельно с .этим происходятпроцессы, описанные для режима фдиегностика" со стороны ВМ 2, т.е. передаваемая информация принимаетсяВМ 2 н контролируется на правильность Зпрохождения.Этот режит работы дает дополнительные воэможности диагностики не"исправностей, Так как в случае пере"дачи известной обеим машинам информации, при неисправности одной изпервых входной илн выходной лийииможно сразу локализовать неисправность.При передаче информации без контроля управляющая программа ВМ 2 анализирует состояние управляющей выходной шины, а именно цепи готовности. Если ВМ готова к вводу информации, то она установила триггер 13 10готовности ввода в состояние "1",При этом ВМ 2 выставляет на информа: ционном входе слово информации, которое через блок 1 поступает на информационный вход первого регистра 2 у,.н лередает по управляющему входусигнал "Данные установлены", Сигнал"Данные установлены" через элемент 51 1 ОИ 3 поступает на вход записи первого информационного регистра 2 и производит запись информации, находящейся на его информационном входе.Одновременно с этим триггер 11 готовности вывода данных сигналом"Данные установлены" устанавливается в "1" состояние. ВМ 1 с помощьюканального цикла "Ввод" опрашиваетсостояние цепей первого выхода ком-.мутатора 9. При этом, если в первыйинформационный регистр 2 записанаинформация, ВМ производит ее вводс помощью канального цикла "Ввод",описанного выше.В режиме "Диагностика" со стороны ВМ 2 устройство работает соедующнм обра омКонтроль правильности прохождения информации происходит при помощи канальных циклов Вывод" и "Ввод".ВМ 1 в адресной части цикла "Вывод"передает по входу-выходу устройстваадресное слово и вырабатывает сигнал СИА, Узел 15 дешифрации адресадешифрует адрес и по сигналу СИАсигнал "Выбор устройства" запоминается в триггере 31 узла 15, а младшие разряды адресного слова - в триггере 22 дешифратора 14 управляющихсигналов. ВМ 1 снимает адресное слово, помещает на вход-выход устройства данные и по группе входов устрой"ства передает сигнал "Вывод", Сигнал "Вывод" поступает на третий входдешифратора 23 узла 14, В соответствии с кодом, записанным в младшихразрядах адресного слова, на пятомвыходе дешифратора 23 появляется сигнал, который через элемент И 2 б поступает навход записи второго информационного 12 регистра и производитзапись информации, находящейся наего информационном входе.Сигнал с пятого выхода дешифратора также поступает на элемент И 24,с выхода которого через элемент 25задержки поступает на первый входканального 20 передатчика, которыйформирует сигнал СИП,ВМ 1, получив сигнал СИП, снимаетсигнал "Вывод", установленные данные и сигнал СИА. Информация, записанная во второй регистр 12 черезпервый коммутатор 43, поступает наего выход, Далее ВМ 1 производитцикл "Ввод". При этом код, записан-.ный вмладших разрядах адресного сло-ва, соответствует шестому выходу дешифратора 23 узла 14, Сигнал с шестого выхода дешифратора 23 черезэлемент НЕ 27 поступает на вход коммутатора 9 на первый вход первойгруппы элементов ИЛИ 51, Данные,находящиеся на ее втором входе ипоступающие туда с информационного,выхода устройства, подаются в канал ВМ 1.ВМ 1 принимает переданную. раньшеинформацию, анализируют ее и делаютзаключение о правильности прохождения информации через вход-выход уст"ройства, выходной коммутатор 7,второй информационный регистр 12,коммутатор 9,В режиме обмена информацией попрерываниям устройство работает сле.дующим образом,Инициатор обмена - вспомогательная машина. Этот режим обмена является для нее единственным режимомпередачи информации. Обмен происходит при помощи описанного канального цикла "Вывод". При этом код, передаваемый в младший разряд адресного слова соответствует четвертомувыходу дешифратора 23, узла 14. Припоявлении сигнала на четвертом выходе дешифратора 23 происходит запись информации во второй информационный регистр 12, и установкатриггера 19 прерывания блока 6 в"1" состояние. При этом на второмвыходе второго коммутатора 44 появляется сигнал прерывания программы,поступающей в ВМ 2.При передаче информации с контролем правильности ее прохождения ВИ 1производит канальный цикл "Ввод".При этом код, записанный в младшихразрядах адресного слова, соответствует шестому выходу дешифратора 23узла 14. Сигнал с шестого выхода де"шифратора 23 через элемент НЕ 27поступает на третий управляющий входкоммутатора 9, в котором следует напервый вход первой группы элементов ИЛИ 51. При этом данные, находящиеся на ее втором входе и поступающие туда с выхода второго информационного регистра 12 через первыйкоммутатор 43, поступают в канал ВМ 1,ВМ 1 принимает переданную ей информацию и на основе ее анализа делаетзаключение о правильности ее нрохождения.5 0 52025 30 35 40 455055выходом ВИ 1. В дешифраторе 14 управляющий сигнал ППР поступает на четвертый вход ВИ 2, получив сигнал прерывания, принимает переданные ВМ 1 данные и передает по управляющему входу устройства сигнал "Данные приняты который поступает на третий вход блока б управления и устанавливает триггер 19 прерывания в начальное О состояние.Инициатор обмена - основная машина, В ВИ 1 принята векторная системапрерывания. Адрес вектора прерыва- . ния при поступлении требования прерывания на ввод или вывод информации различен и записан в дешифраторе 41 адреса узла 17. При работе врежиме прерывания ВИ 1 во время канального цикла Вывод" производит в регистр 16 состояния, разрешающие ВИ 1 ввод или вывод информации в режиме прерывания. При этом на первыйвход элемента И 34 узла 17 .поступаетпотенциал, разрешающий или занрещающий работу ВМ 1 по вводу информациив режиме прерывания, а на первыйэлемент И 37 - по выводу инФормации.ВИ 2 передает требование прерыванияна вывод информации сигналом "Дан-.ные приняты", который через блок 1,элемент ИЛИ 48 блока 8 поступаетна третий вход блока б управленияи устанавливает триггер 35 требования прерывания в "0" состояние.Сигнал требования прерывания свыхода триггера 35 через элемент И37, триггер 38 предоставления прерывания, элемент И 40 поступает навторой вход канального передатчика 2 Ю, с выхода которого поступаетв канал ВИ 1,Процессор ВИ удовлетворяет требования, вырабатывая сигнал предоставления прерывания (ППР). СигналППР поступает на второй Вход дешифратора 14 управляющих сигналов ипервый вход узла 17. В узле 17 ончерез элемент НЕ 39 поступает на нулевой вход триггера 38 предоставления прерывания, который запоминаеттребования прерывания, С выхода элемента И 36 сигнал "1" поступает наединичный вход триггера 35, устанавливая его в состояние "1", Дешифратор 41 адреса помещает адрес вектора на первый выход узла 17 векторного перемещения, связанного с входом5 10 15 20 13 12элемента И 24, с выхода которого через элемент задержки 25 поступаетна .первый вход канального передатчика 20. Канальный передатчик 20 формирует сигнал СИП, свидетельствующийо том, что адрес помещен в канал.ВМ 1 принимает вектор прерывания,снимает сигнал ППГ и переходитк обслуживанию подпрограммы прерыванияпа выводу информзцииаПри передаче информации в ВМ 1 попрерываниям устройство работает следующим образом,ВМ 2 выставляет слава информации,передает сигнал "Данные установлены".Слово информации записывается в первые информационные регистр 2, триггер .11 готовности вывода устанавливается в "1" састЬяние, в блоке 6управления триггер 32 требования11 11прерывания устанавливается также 1состояние , Сигнал с выхода триг гера 3 2 требования прерывания черезэлемент И 3 4 поступает на триггер 3 8 ,с первого единичного выхода которогопоступает на первый вход элементаИ 40 и на второй вход дешифратор а 4 1адреса , а с второго нулевого выхода -на в торойвход элемента И 33 . С пр ямого выхода элемента И 40 сигнал ТПРпоступает на в торой вход канальногопередатчика 20 , с выхода которогопоступает в канал ВМ 1 а Дале е повторяются описанные пр ацессы , но приэ том формируется вектор лр е рыванияна ввод информации . Формула изобретения Устройство для сопряжения разнотипных вычислительных мапин (ВМ), содержащее блок управления, выходной коммутатор, коммутатор контрольных сигналов, два информационных регистра, триггер готовности ввода, причем информационный вхад-выход выходного коммутатора, первый и второй Информационные выходы коммутатора контральньж сигналов и первый выход блока управления подключены к ин.формационному входу-выходу первой ВИ, первый инфармационньгй выход выходного коммутатора соединен с первым информационным входом коммутатора контрольных сигналов и подключен к информационному входу второй ВЖ, группа входов блока управления подключена к группе управляющих вы 30 35 а 10 45 50 55 ходов первой ВМ, группа выходов блока управления подключена к группеупРавляющих входов ВМ, второй информационный выход выходного коммутатора подключен к управляющему входувторой ЗМ 1 лри этом выход первогоинформационного регистра соединен свторым информационным входом коммутатора контрольных сигналов и первым информационным входом выходногокоммутатора, первый управляющий входкоторого соединен с вторым выходомблока управления, третий выход которого соединен с единичным входомтриггера готовности ввода, выход котарага соединен с третьим информационным входом коммутатора контрольных сигналов и вторым информационным входом выходного коммутатора,третий информационный выход выходного коммутатора соединен с инфармацианным входом второго информационного регистра, нулевым входом триггера готовности ввода и первым вхадом блока управления, четвертый выход которого соединен с входом записи второго информационного регистра, выход которого соединен с третьим информационным входом выходно-,го коммутатора, второй управляющийвход которого соединен с пятым вьехадам блока управления, третий информационный выход коммутатора контрольных сигналов соединен с четвертым информационным входом выходногокоммутатора, а т л и ч а ю щ е е с ятем, чта, с целью повышения достоверности за счет контроля узловустройства, в него введены блок канальных приемапередатчикав, блокформирования запросных сигналов,триггер диагностики, триггер готовности вывода, три элемента И, причем первый информационный вход блока цаееальных лриемопередатчиков подключен к информационному выходувторой ВМ, второй информационныйвход блока канальных приемолередатчиков подключен к управляющему. выходу второй ВМ первый информационныйвь 1 ход блока приемапередатчиков соединен с информационным входом первого информационного регистра, входзаписи которого соединен с выходомпервого элемента И, первый вход катарога соединен с вторым информационным выходом блока канальных приемопередатчиков, третьим управляющим1257 б 51 1 б 15 30 35 40 45 55 входом выходного коммутатора, вторым входом блока управления, первым входом второго элемента И, выход которого соединен с единичным входомтриггера готовности вывода, единичный выход которого соединен с пятыминформационным входом выходного коммутатора, шестой информационныйвход которого соединен с третьимвходом блока управления и с первымвыходом запроса блока формированиязапросных сигналов, вход разрешениякоторого соединен с единичным входом триггера диагностики и третьиминформационным выходом блока канальных приемопередатчиков, четвертыйинформационный выход которого соединен со вторым входом второго элемента И и нулевым входом триггерадиагностики, единичный выход которого соединен с вторым входом первогоэлемента И, первым входом запускаблока формирования запросных сигналов, первым управляющим входом ком.мутатора контрольных сигналов, четвертым управляющим входом выходногокоммутатора, седьмой информационныйвход которого соединен с вторым выходом запроса блока формированиязапросных сигналов, второй вход запуска которого соединен с нулевымвыходом триггера диагностики, четвертым информационным входом коммутатора контрольных сигналов, второйуправляющий вход которого соединенс шестым выходом блока управления,четвертый вход которого соединен стретьим выходом запуска блока формирования запросных сигналов и первымвходом третьего элемента И, выходкоторого соединен с йулевым входомтриггера готовности вывода, нулевойвыход которого соединен с пятым информационным входом коммутатораконтрольных сигналов, шестой и седьмой информационные входы которогосоединены с седьмым и восьмым выхо"дами блока управления соответственно., девятый выход которого соединенс третьим управляющим входом коммутатора управляющих сигналов, четвертый выход запроса блока формирования запросных сигналов соединен спятым входом блока управления, второй выход которого соединен с вторым входом третьего элемента И, причемблок управления содержит два дешифратора адреса, дешифратор команд,шесть триггеров, регистр состояния, группу канальных передатчиков, десять элементов И, два элемента НК, элемент задержки, причем информа" ционный вход регистра состояния соединен с информационным входом первого дешифратора адреса, информационным входом первого триггера и является первым входом блока управления, единичный вход второго триггера яв 510520блока управления, второй выход деляется вторым входом блока управления, нулевой вход третьего триггерасоединен с первым входом первогоэлемента И и является третьим входомблока управления, первый вход второго элемента И является четвертымвходом блока управления, второйвход первого элемента И является пятым входом блока управления, выходвторого дешифратора адреса является первым выходом блока управления,первый выход дешифратора команд соединен с первым входом третьего элемента И и является вторым выходом шифратора команд соединен с вторымвходом третьего элемента И, с входомзаписи регистра состояния и являетсятретьим выходом блока управления,выход четвертого элемента И является четвертым выходом блока управления, единичный выход четвертого триг"гера является пятым выходом блока управления, третий выход дешифратора команд соединен с третьим входом третьего элемента. И и является шестым выходом блока управления, нулевой выход четвертого триггера является седьмым выходом блока управления, выход регистра состояния соединен с первыми входами пятого и шестого элемента И и является восьмым выходом блока управления, выход первого элемента НЕ является девятым выходом блока управления, вход второго элемента НЕ, первые входы седьмого, восьмого, девятого элементов И,четвертый вход третьего элемента И,первый, второй входы дешифраторакоманд, синхровходы первого ч пятоготриггеров образуют группу входовблока управления, выходы канальях передатчиков группы образуют группувыходов блока управления, при этомв блоке управления выход первого дешифратора адреса соединен с информационным входом пятого триггера,выход которого соединен с третьим

Смотреть

Заявка

3856973, 04.12.1984

ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ ИМ. В. М. ГЛУШКОВА, ИНСТИТУТ СОЦИАЛЬНО-ЭКОНОМИЧЕСКИХ ПРОБЛЕМ АН СССР

ИВАНОВ ВАЛЕРИЙ ВАСИЛЬЕВИЧ, КАЛЕНЧУК-ПОРХАНОВА АНЖЕЛИНА АЛЕКСЕЕВНА, ЛЕЩЕНКО ВИКТОР НИКОЛАЕВИЧ, БАСКОВ ЕВГЕНИЙ ИВАНОВИЧ, КОЗЛОВ ГЕРМАН АДРИАНОВИЧ, ЛАМДЕН АЛЕКСАНДР АДОЛЬФОВИЧ

МПК / Метки

МПК: G06F 13/00

Метки: вычислительных, машин, разнотипных, сопряжения

Опубликовано: 15.09.1986

Код ссылки

<a href="https://patents.su/12-1257651-ustrojjstvo-dlya-sopryazheniya-raznotipnykh-vychislitelnykh-mashin.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для сопряжения разнотипных вычислительных машин</a>

Похожие патенты