Устройство для моделирования пейсмекерного нейрона

.Л. Кузьмен Львовский государственный медицинский институ 1).Заявитель РОЙСТВО ДЛЯ ИОДЕЛИРОВАНПЕЙСИЕКЕРНОГО НЕЙРОНА(54 2 Изобретение относится к моделированию ритмоводящих Функций цент" ральной нервной 1:истемы и предназна". чено для применения в системах искусственного интеллекта в качестве устройства задающего и перестраива" ющего ритмы работы .нейронных се- " тей, в частности, в условиях смены про раммы работ нейронных сетей с достижением при этом максимальной синхронизации.По основному автсв, У 881783 известно устройство для моделирования пейсмекерного нейрона, содержащее источник напряжения, выход которого подключен к первым входам двух сумматоров и двух управляемых интеграторов, второй и третий выход каждого сумматора и каждого управляемого Интегратора соединен с выхо дом соответствующего преобразователя частоты в напряжение, вход которого подключен к соответатъуюцему источнику импульсов, выход первого управляемого интегратора соединен с первым входом первого блока сравне-, ния, выход которого через преобразователь напряжения в частоту подключен к входу Формирователя выходных импульсов выход которого являет ся выходом устройства, выход перво" го блока сравнения соединен с управоляющим входом ключа, информационный вход которого соединен с выходом первого сумматора, выход ключа соединен со вторым входом первого блока сравнения, выход которого соединен с четвертым входом первого управляемого интегратора, выход которого чв.реэ элемент задержкисоединен с четвертым входом второго управляемого интегратора, выход, которого соедиго нен: с первым входом второго сумматора, выход второго блока. сравнения соединен с пятым входом первого управляемого интегратора, Известное982028 Фи Составитель А.Яицковедактор И.Петрова Техред И,Гергель Корр аэ 93 ОВНИ ирйщ 3 одписноИ Государственного комитета СССРелам изобретений и открытий5, Москва, Ж, Раушская наб д ал 1 П атент , г, жгород, ул, роектнФУстройство работает в нескольких режимах,В режиме создания простой фов,о вой последовательности дискретных пачек импульсов работа устройства не отличается от работы прототипа.В этом случае на управляющие входы коммутатора 16 .и информационные вхо ды преобразователей 2 частоты в напряжение сигналы не поступают. Ключ 13 находится в нормальном, закрытом 3 98202 устройство работает в двух режимах, В автономном режиме, при отсутствии информационных сигналов на входах преобразователей частоты в напряжение, на выходе устройства образуется простая дискретная последовательность сформированных в залпы (пачки) импульсов, характеристика которой, продолжительность пачкы, число импульсов в пачке, интервал между пачками зависит от постоянных величин, как веса входов и входного напряжения, При подаче информационных сигналов на входы устройства Фоновая последовательность перестраивается в сложный ритм пачек импульсов характер которого зависит от пространственно-временной характеристики входных сигналов. Устройство может применяться как для управления ритмом работы нейронных сетей., так и ддя кодиооввния входной инфоомации 11 1Однако для управления сложным комплексом нейронных сетей и синхронизации их работы необходимо располагать ритмозадающими механизмами сложной периодической последовательности, которая легко бы перестраивалась без больших информационных затрат, т.е, простыми сигналами, В этом устройстве такая перестройка возможна лишь при условиях подачи на входы устройства сигналов, меняющихся в определенной последовательности, цто влечет за собой информационные и материальные затраты, уменьшить которые возможно эа счет расширения ав" тономного режима работы устройства.Цель изобретения - повышение точ" ности моделирования ритмозадающих функций центральной нервной системы за счет моделирования сложных периодических последовательностей пейамекерного нейрона в автономном режиме его работы.Указанная цель достигается тем, .что в устройство дополнительно вве" дены блок запоминания, второй ключ, третий сумматор, второй элемент задержки и комму ор, сигнальный .выход которого подключен к управляющему входу второго ключа, выход которого соединен с первым входом тре тьего сумматора, выход которого подключен к информационному входу бло. ка запоминания, выход которого сое- И динен с информационным входом коммутатора и через второй элемент задержки - с вторым входом третьего 8 фсумматора, информационные выходыкоммутатора подключены соответственно к дополнительным информационнымвходам первого и второго сумматорови первбго и второго управляемыхинтеграторов, информационный входвторого ключа соединен с выходом источника питания, первый управляющийвход блока запоминания подключен квыходу первого блока сравнения, второй управляющий вход блока запоминания и коммутирующие входы коммутатора соединены с соответствующими управляющими входами устройства.На фиг. 1 представлена схема устройства, на фиг, 2 - схема блока запоминания; на фиг, 3-13 - работаустройства, на фиг. 14 и 15 - схемы первого и второго интегратора,общие с прототипом,Устройство содержит (Фиг, 1) истоцник 1 напряжения, преобразователи2 частоты в напряжение, первый 3и второй 4 сумматоры, первый 5 и второй 6 управляемые интеграторы, первый 7 и второй 8 блоки сравнения,преобразователь 9 напряжения в частоту, формирователь 10 выходных импульсов, первый элемент задержкипервый ключ 12, второй клюц 13, третий сумматор 14, блок 15 запоминаниянапряжения, коммутатор 16 и второйэлемент задержки 17,Блок 15 запоминания напряжения(фиг, 2) содержит первый ключ 18блока, второй ключ 19 блока управляющий вход первого ключа являетсяпервым управляющим входом блокаи подключен к выходу блока 7 сравнения, управляющий вход второгоключа является вторым управляющимвходом блока запоминания напряжения.Блок 15 запоминания напряжения содержит также разделительный конденсатор 20, интегрирующий конденсатор1, операционный усилитель 22 и инвертор 23.5 98202положении. На первые входы управляемых интеграторов 5 и 6 и сумматоров3 и ч поступает напряжение 0 с выхода источника 1, На выходе сумматора 3 создается напряжение Ц =а 11Напряжение И поступает через открытый ключ 12 на второй вход блока7 сравнения. Напряжение 1)=ЬО, создаваемое на выходе сумматора 1, поступает на второй вход блока 8 сравнения, В управляемом интеграторе 5происходит интеграция напряжения Ц0по времени,При появлении на выходе интегратора 5 напряжения И, он поступает 1%на четвертый вход управляемого интегратора 6 и включает его в работу. С этого момента начинается интегрирование напряжения И в интеграторе 6 по времени,26В момент достижения 1 напряженияна выходе управляемого интегратора 5 равенства с напряжением Ц.второго входа блока 7 сравнения на;пряжение; образующееся на выходе бло; дка 7 сравненияпоступает на управляющий вход ключа 12 и закрывает егос тем, чтобы изменения напряженияна выходе сумматора 3 во время генерации пейсмекерного потенциала невлияло на его подачу на вход преобразователя 9 напряжения в частоту,Одновременно напряжение с выхода блока 7 поступает на четвертый входуправляемого интегратора 5 и закрывает доступ напряжения на его вход,при этом напряжение, бывшее в этотмомент на выходе интегратора 5, запоминается. Таким образом, на выходеинтегратора 5 образуется прямоугольный потенциал, который поступает навход преобразователя 9 напряженияв частоту, Затем импульсы с частотой следования, пропорциональной напряжению, поступают на вход формирователя 10 выходных импульсов.При достижении на выходе управляемого интегратора 6 напряжения, равно"го пороговому, т.е. напряжения навтором входе блока 8 сравнения, навыходе блока 8 сравнения образуетсяЮнапряжение, которое поступает на пя"тый входинтегратора 5 и срывает егоработу, В результате на выходе интегратора 5 образуется нулевое напряжение, Нулевое напряжение образуетсяМвследствие этого и на выходе блока7 сравнения, а также на четвертомвходе интегратора 6 и выходе блока 8 б,8 сравнения. Вследствие этого и винтеграторе 6 восстанавливается первоначальное положение. Вслед за восстановлением первоначального положения начинается генерация последующего пейсмекерного потенциала, Таким образом, на выходе устройстваобразуется простая периодическаяпоследовательность сформированныхв пачки импульсов, характеристикакоторой, частота следования импульсов в каждой пачке, продолжительностьпачки и интервалы между пачками зависят от напряжения источника 1 ивесов входов сумматоров 3 и 1 и интеграторов 5 и 6.,На фиг, 3-5 представлены варианты таких простых последовательностей, которые достигаются подачейпостоянных сигналов на. входы соответствующих преобразователей 2 частотыв напряжение,В автономном режиме генерациисложной периодической последовательности устройство работает следующимобразом.При подаче сигнала на любой коммутирующий вход коммутатора 16 насигнальном выходе коммутатора образуется напряжение, которое поступает на управляющий вход ключа 13 иоткрывает его, в результате напряжение с выхода источника 1 поступаетна первый вход сумматора 11, с выхода которого напряжение поступаетна вход блока 15 запоминания напря"жения через ключ 18, нормальное положение которого - закрытое. Ключ18 открывается напряжением выходаблока 7 сравнения, т.е. в моментсформирования пейсмекерного потенциала. Время открытия ключа 18 совпадает, таким образом, с временемзакрытия доступа напряжения на вхо"ды интегратора 5. Напряжение с выхода блока 15 запоминания через элемент задержки 17 поступает на второй вход сумматора 1, вес которогозадается меньше единицы и суммируется с напряжением, поступающим наего первый вход, Таким образом,напряжение на выходе блока 15 растет, В момент срыва работы интегратора 5 и восстановления его первоначального состояния, сопровождающегося.образованием нулевого напряжения на выходе блоков 7 сравнения, ключ 18 блока 15 запоминанияпереходит в закрытое состояние и982028 1 О 26 30 на выходе блока 15 запоминается напряжение, бывшее там в момент закры"тия ключа 18.В зависимости от того, на какойкоммутирующий вход, коммутатора 16поступил управляющий сигнал, напряжение выхода блока запоминания поступает на вход одного иэ сумматоров 3 и 4 и интеграторов 5 и 6 уст ройства. При подаче сигналов на дваи более коммутирующих входов коммутатора 16 напряжение поступает соответственно на входы двух и больше сумматоров 3 и 4 и интеграторов 5 и 6 устройства.,В зависимости от того, куда коммутируется напряжение с выхода блока 15, выходная последовательностьпретерпевает те или иные закономерные ритмические изменения.При прекращении подачи сигналовна управляющие входы коммутатора 16ключ 13 переходит в закрытое состояние. Так как вес второго входасумматора 14 меньше единицы, то напряжение на его выходе и вследствиеэтого на выходе блока 15 запоминания напряжения уменьшается. Соответственно изменяется выходная последовательность, Так, при подключениивыхода коммутатора на вход управля"емого интегратора 5 на выходе уст"ройства генерируется последовательность, представленная на фиг, 6,Так как пороговое напряжение на втором входе блока 7 остается постоянным, то во время действия управлящего Чигнала на входе коммутатора 16межпачковые интервалы сокращаются,после прекращения подачи сигнала навход коммутатора 16 межпачковые инФтервалы начинают увеличиваться.При переключении выхода блока 15на вход сумматора 3 наблюдается последовательность, представленная нафиг, 7. В этом случае происходитувеличение частоты импульсов в каждой пачке и увеличение интерваловмежду пачками, Прекращение подачисигнала на вход коммутатора приводитк уменьшению частоты следованияимпульсов и уменьшению межпачковыхинтервалов,На фиг, 8 представлена последовательность, образующаяся при переключении коммутатора на вход сумматора 4,В результате такого переключения продолжительность каждой последующейпачки импульсов увеличивается,8На фиг.представлена последовательность, образующаяся в резуль.тате переключения коммутатора навход второго управляемого интегратора 6.На фиг, 10 представлена последовательность, образующаяся при одновременном переялючении коммутатора навходы интегратора 5 и сумматора 3.При одновременном переключении коммутатора на входы сумматора 3 и 4образуется последовательность представленная на фиг, 11,На фиг, 12 и 13 представлены последовательности, образующиеся приподаче сигналов на второй управляющий вход блока 15 запоминания,На фиг, 12 коммутатор подключенна входы интегратора 5 и сумматора 3. 8 момент подачи сигнала навторой управляющий вход блока 15происходит замыкание ключа 19 этого .блока, в результате на его выходеобразуется нулевое напряжение, послечего снова начинается рост напряженияна выходе блока 15 и последователь"ность повторяется, Аналогично происходит образование последовательности (фиг. 13) при переключении коммутатора на вход сумматора 4 и подачей сигналов на второй управляющий вход блока 15.1 Таким образом, введение дополнительных блоков позволяет использовать предлагаемое устройство для управления работами сложных комплексов нейронных сетей, коммутации их и синхронизации. Устройство в комплексе с другими моделями пейсме" керных нейронов способно создавать сложные ритмы: работы сетей, При этом для создания таких ритмов и их перестройки затрачивается минимум информа тивно емкихсигналов, т,е устройство и сети, содержащие подобные устройства, управляются простыми сигнала ми, что в значительной степени снижает нагрузку на сети принятия решений, Относительно простые. сигналы,перестраивающие работу устройства,позволяют применить его в системахбезэталонного распознавания образа т.е, в системах, в которых .распознаваемый инвариантный образ, не имеет в памяти соответствующих эталонов, Устройство также можетнайти применение в системах управле"ния двигательными функциями роботов,98 Формула изобретения и шагающих транспортных средств, . особенно в целях создания стереотипа двигательных операций, В этом случае переход с одного стереотипа операций к другому не требует сложныхкоманд и может быть перестроен простыми сигналами, что приводит к разгрузке емкостей памяти таких систем и уменьщает время, затрачиваемое на перестройку стереотипа. Устройство для моделирования пей" смекерного нейрона по авт, св.У 881783 о т л и ч а ю щ е е с я тем, что, с целью повыаения точности моделирования, в него дополнительно введены блок запоминания, второй ключ, третий сумматор, второй элемент задержки и коммутатор, сигнальный выход которого подключен к уп" равляющему входу второго ключа, выход которого соединен с первым 2028 10входом третьего сумматора, выход которого подключен к информационномувходу блока запоминания, выход кото"рого соединен с инФормационным вхо"дом коммутатора и через второй эле"мент задержки - с вторым входом тре"тьего сумматора, инФормационные выходы. коммутатора подключены соответственно к дополнительным инФормацион-1 ф ным входам первого и второго сумматоров и первого и второго управля" /емых интеграторов, инФормационныйвход второго ключа соединен с выходом источника питания, первый управф 1 з ляющий вход блока запоминания подключен к выходу первого блока срав"нения, второй управляющий вход блоказапоминания и коммутирующие входыкоммутатора соединены с соответству" щ ющими управляоцими входами устройства,Источники инФормации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР а Н 881783 в кл. 6 06 С 7/60, 1980.