Устройство управления

/22 11/О 1)5 00 ЗОБРДЕТЕЛЬСТВ ОПИСАН НИ ТОР СКОМУ 1 Ф 21радиотехниКалмыкованый, Л,М.А,Н. КовалТимоньки ескии Блинова,ев,но а СССР980,ССР1983,е свидетельст С 06 Р 9/22,свидетельство ь 06 Р 9/22 в(54) УСТРОЙСТВО УПРАВ ИЯ иисли- польтв уп- слиния явв ь и ред выч рет при нени кома ндь системнь раьатыва еж едопределяюстройств, иддящихся наавления, тапроцессоровуправляемь равления, работы ка ентичных тором ур овнетовтреному и наиерархии уп и объе низшег ени строистваьего урми управ ни команд с вто объектам упр Это позволяе ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относит тельной технике и может зовано при проектировани равления многопроцессорн тельных систем, Целью из ляется расширение области Изобретение относится к вычислительной технике и может быть исполь" зовано при проектировании средств управления многопроцессорных вычислительных систем.Цель изобретения - расширение области применения за счет реализации на прерывание объекта управления.Расширение области применения обеспечивается за счет возможности использования в составе устройства иерархической вычислительной системы, Эта система содержит на верхнем уровне центральное устройство управления(процессор высшего уровня управления),за счет реализации реакции на прерывания. Поставленная цель достигается введением в устройство управления регистра повтора, первого и второго регистров отказов, регистра сообщения, коммутатора запросов, блока микропрограммного управления, первого и второго блоков элементов И, первой и второй группы блоков элементов И, шифратора, преобразователя кодов и второго элемента ИЛИ. Кроме того, устройство управления содержит регистр статических условий, регистр динамических условий, регистр маски, регистр отладки, регистр системной команды управления, регистр :ранения условий, а регистр лультовых условий, триггер Ф М 4 режима, триггер извещения, триггер разрешения, мультиплексор логических условии, блок мультиплексоров, комму- С татор команд, демультиплексор, элемент ИЛИ, элемент И, генератор, 1 3па ф-лыу ч иле 11 ри этом устройство управления верхнего уровня может задавать маску абонентов, которая запрещает выдачурого уровня управления авления третьего уровня, т расширить область применения устройства за счет обеспечения1654820Составитель А. Сошкин едактор О. Головач Техред Л.Олийнык Корректор С. Шекмар каз 1952 Тираж 418 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб д, 4/5жгород, У изводственно-издательский комбинат "Патеарина, 1654820возможности селективного управленияобъектами низшего уровня, что важно,например, при отказе некоторых изних лиоо при динамически изменяемомчисле параллельных ветвей программ,реализуемых процессорами низшего уровня управления,Устройство управления выдает наобъекты управления коды реализуемыхопераций, которые могут восприниматься последними как имена реализуемыхими процедур, а также адреса областей (страниц) общей памяти, к которымразрешается обращаться соответствующим процессорам. Сообщение указаннойинформации необходимо для повышениядостоверности Функционирования устройства за счет предотвращения кон -фликтов при обращении к общему полюпамяти,На входы устройства поступают логические условия трех типов: статические, определяющие режим работы устройства и поступающие от процессора 25внешнего уровня управления, динамические, поступающие от объектов управления низшего уровня и определяющие состояние объекта управления, атакже ход выполнения им заданных операций, и кроме того, логические условия, задаваемые с блока задания режима, которые могут использоваться, например, при отладке системы,Использование технических средств,позволяющих обрабатывать указанноемножество логических условий, в совокупности с другими элементами обеспечивает расширение области примененияустройства,40 Кроме того, на входы устройства от абонентов управления низшего уровня поступают сигналы прерывания (сигналы отказов двух типов). Сигналы от казов первого типа не требуют организации повтора команды, выдаваемой устройством, а лишь инициируют Формирование соответствующего кода сообщения для процессора верхнего уровня управления. Сигналы отказов второго Фипа соответствуют случаю, когда необходимо осуществить замену области памяти в связи, например, с обнаружением средствами контроля объекта55 управления отказов памяти. В этом1 случае организуется повторение команд с указанием объекту управления модифицированного адреса области памяти,Кроме того, устройством формируется код сообщения для процессора верхнего уровня, а также выдается извещающий сигнал о необходимости задержать выдачу следующей системной команды этим процессором. При этом обеспечивается повышение достоверностиинформации и расширение области применения устройства.На Фиг, 1 и 2 приведена функциональная схема устройства; на фиг. 3функциональная схема блока заданиярежима; на фиг, ч - Функциональнаясхема блока управления,Устройство управления (Фиг, 1 и 2)содержит регистр 1 статических условий, регистр 2 динамических условий,регистр 3 маски, регистр 4 системнойкоманды управления, регистр 5 хранения условий, регистр 6 пультовых условий, регистр 7 отладки, регистр 8повтора, первый 9 и второй 10 регистры отказов, регистр 11 сообщения,блок 12 задания режимов, блок 13 микропрограммного управления, мультиплексор 14 логических условий, первую 15и вторую 16 группы блоков элементов И, коммутаторы команд 17 и запросов 18, блок мультиплексоров 19, триггеры режима 20, извещения 21, разрешения 22, преобразователь 23 кодов,первыи 24 и второй 25 блоки элементов И, блок элементов ИЛИ 26, шифратор 27, демультиплексор 28, генератор 29, элемент И 30, первый 31 ивторой 32 элементы ИЛИ, входы 33 системной команды управления, входы 34маскирования абонентов, входы 35 сигналов статических логических условий, входы 36 сигналов динамическихлогических условий первый вход 37прерываний (входы сигналов отказоввторого типа) второй вход 38 прерываний (входы сигналов отказов первоготипа), группу выходов 39 кодов операций, группу 40 инФормационных выходов (выходов адресов страниц общейпамяти), информационный выход 41, выход 42 извещения о повторе, выход 43разрешения считывания кода сообщений,вход 4 ч команды устройства (первыйинформационный выход 44 блока 12 задания режимов), первый стробирующийвход 45 устройства (первый управляющий выхсд 45 блока 12 задания режи-ма, вход ч 6 пультовых условий устройства (второй информационный выход 46блока 12 задания режима), второй стро20 6пульсов, С выходов 80-81 импульсы поступают на блок 13. Блок 13 при этомна выход 66 выдает управляющие сигнаЛы микропрограммы рабочего режима.Первая микрокоманда микропрограммыявляется микрокомандой ожидания. Приее выполнении с выхода 73 выходов 66блока 13 на вход синхронизации регистра 1 поступает импульс. По заднемуфронту этого импульса с входов 35устройства в регистр 1 записываютсязначения сигналов логических условий.При поступлении на соответствующийвход группы входов 35 устройства сигнала выдачи на объекты управлениясистемной команды управления соответствующий триггер регистра 1 устанавливается в единичное состояние. Сигнал с выхода этого триггера регистрапоступает на соответствующий входпервой группы входов логических условий блока 13. При этом блок 13 выходит из режима ожидания и формируеточередную микрокоманду микропрограммы. Сигналы микроопераций второй микрокоманды поступают на входы 6,(1и 73 с регистров 1, 3 и 4.При этом в регистр 3 с входов 34устройства записывается маска абонентов, которым выдается системная команда управления, В регистр 4 черезвходы 33 и коммутатор 17 записываетсякод системной команды управления,Врегистр 1 через входы 35 устройствазаписываются сигналы статических логических условий,При выполнении третьей микрокоманды управляющий сигнал с выходов 66блока 13 через выход 75 поступаетна С-вход регистра 5. При этом в регистр 5 переписывается содержимое регистра 2, отображающее состояниеобъектов управления перед выдачей имсистемной команды управления.Содержимое регистра 5 используется для перезапуска системной командыуправления.Управляющие сигналы четвертоймикрокоманды с выходов 76 группы выходов 66 блока 13 поступают на группы15 и 16 блоков элементов И, При томосуществляется выдача кодов операцииадресов страниц общей памяти на объекты управления соответственно черезгруппы 15 и 16 блоков элементов И,группы выходов 39 и 40.Адреса страниц общей памяти,с которыми должны работать объекты управ 5 16548бирующий вход ч 7 устройства (второйуправляющий выход 47 блока 12 задания режима), вход 48 кода командыустройства (третий информационный вы 5ход 48 блока 12 задания режима), третий стробирующий вход ч 9 устройства(третий управляющий выход 49 блока 12задания режимов), выходы 50-53 полейабонентов, кодов операций, адресов 10страниц общей памяти, кодов проверяемых логических условий регистра 4системной команды управления, адресный вход 54 мультиплексора логическихусловий, с первого 55 по четвертый 1558 инвормационные входы мультиплексора логических условий 1 ч, выходы 59мультиплексора логических условий 14,выходы 60 первого блока элементовИ 24, группу модифицируемых разрядовадреса 61 группы блоков элементовИ 16, группы выходов 62 модифицированных разрядов адресов страниц общей памяти, выход 63 блока элементов И 25,выходы 64 первого регистра 9 отказов,выход 65 регистра 11 сообщения, вы-.ход 66 блока 13 управления, выходы67-79 разрядов блока 13 управления спервого 80 по четвертый 83 выходы ге-.нератора 29 импульсов, 30Блок 12 заданий режимов (фиг, 3)содержит элемент НЕ 8 ч, переключатели85 - 90 режима, триггер 91 режима,регистр 92 кода операций и триггер-93 пуска.35.Блок 13 микропрограммного управления (Фиг, ч) содержит узел 94 микропрограммного управления, счетчик 95,дешиФратор 96, группы элементовИЛИ 98, элемент И 97 и одновибратор 99.устройство функционирует в двухрежимах; рабочем и отладки.Блоком 12 задается режим работы устройства, 45Для задания рабочего режима триггер 91 устанавливается в нулевое состояние, а триггер 93 - в единичное. Врегистр 6 заносятся сигналы пультовыхусловий. Сигнал пуска с выхода 49 50блока 12 поступает на генератор 29 ивключает его. Одновременно сигнал свыхода 45 блока 12 подключает входы33 устройства через коммутатор 17 к 0-входам регистра 4. 55Код операции с выхода 48 блока 12поступает в блок 13.Генератор 29 формирует на выходах80-83 последовательности тактовых имления низшего уровня при выполненииопераций, модифицируются значениямисигналов логических условий, Эти сигналы с выходов мультиплексора 14 пос 5тупают на блок мультиплексоров 19.Коды проверяемых логических условийзадаются микрокомандой управления и,с выходов 53 регистра 4 поступают науправляющие входы мультиплексора 14,На информационные входы мультиплексора 14 поступают сигналы логических условий из регистров 1,2,5 и 6,После выполнения четвертой микрокоманды блок 13 формирует первую микрокоманду микропрограммы и устройствофункционирует аналогично при выдачеочередных системных команд управления,При возникновении в объектах управления сбоев, не требующих повторной выдачи системных команд управле/ния, сигналы отказов первого типас объектов управления поступают навходы 38 устройства, 25При возникновении в объектах управления отказов, для маскированиякоторых необходимо заменить областьпамяти, на входы 37 устройства поступают сигналы отказов второго типа, 30Обслуживание сигналов отказов второго типа в устройстве происходитследующим образом. Импульсные сигналыотказов с входов 37 устройства поступают на соответствующие триггеры регистров 8 - 10 и устанавливают их вединичное состояние. На выходе элемента ИЛИ 32 при наличии хотя бы одного сигнала отказа 40 второго типа появляется единичный сигнал, который поступает на 0-вход триггера 21, Импульс с третьего выхода генератора 29 поступает на С-вход триггера 21 и устанавливает его в единичное состояние (по переднему фронту).Сигнал извещения о повторе системной команды управления с прямого выхода триггера 21 поступает на выход 4250 устройства,Сигнал с инверсного выхода триггера 21 закрывает коммутатор 18, При этом остаются открытыми нижние элементы И коммутатора 18. Одновременно им 55 пульс с выхода 82 генератора 29 поступает на С-вход регистра 11, и по его заднему фронту сигналы отказов поступают в регистр 11. Длительность импульса, Формируемого на выходе 82 генератора 29, должнабыть на 5-10 больше максимального времени задержек срабатывания элементов21 и 22 в сумме.Сигналы с выходов регистра 11 поступают на входы приоритетного шифратора 27, С выхода шифратора 27 код сигнала отказа с максимальным приоритетом (при наличии нескольких сигналовотказов второго типа) поступает навыход 41 устройства, а также на входдемультиплексора 28Одновременно сигналы с выхода регистра 11 поступают на входы элементаИЛИ 31, единичный сигнал с выхода которого открывает элемент И 30.При появлении импульса на выходе83 генератора 29 последний приходитчерез открытый элемент И 30 на выходдемультиплексора 29 и далее в соответствии с номером обслуживаемого сигнала отказа второго типа на входы установки в ноль соответствующих разрядоврегистров 9 и 10. Одновременно сигналс выхода элемента И 30 поступает навход установки в единицу триггера 22 иустанавливает его в единичное состояние,Сигнал с выхода триггера 22 поступает на выход 43 разрешения считывания устройства С появлением очередного импульса на выходе 82 генератора29 триггер 22 обнуляется,При готовности процессора верхнего уровня управления к повторной выдаче системной команды управления насоответствующий вход группы входов35 сигналов статических логическихусловий поступает сигнал готовностиПо управляющему сигналу с выхода 73выходов 66 блока 13 триггер 1 переводится в единичное состояние,Сигнал с выхода 74 регистра 1 пос"тупает на блок 13, Получив этот сигнал, блок 13 осуществляет формирование микрокоманд микропрограммы обслуживания отказа второго типа.По первой микрокоманде сигналом свыхода 78 выходов 66 блока 13 триггер20 переводится в единичное состояниеи открывает блок элементов И 25,По второй микрокоманде этой микропрограммы (сигнал на выходах 71 и 67выходов 66 блока 13) код системнойкоманды управления с входов 33 устройства записывается в регистр 4, в регистр 3 записывается код маски абонен1654820 1 О 9та. По третьей микрокоманде (сигналы,на выходах 76) микропрограммы осуществляется выдача адреса резервнойстраницы памяти и кода операции наабонент, сформировавший сигнал запроса.Адрес резервной страницы общей памяти формируется преобразователем 23,При нахождении триггера 20 в нулевомсостоянии сигналы на выходе блокаэлементов И 25 отсутствуют и по кодам с выхода 52 регистра 4 на выходе62 преобразователя 23 формируются адреса основных страниц памяти. В протинном случае на выходе преобразователя 23 код адреса резервной страницы памяти определяется содержимым регистра 8 и кодом с выхода 52 регистра 4. 20При повторной выдаче команд абонентам для модификации адресов страниц памяти используются сигналы логических условий, записанные в регистре 5 при первой выдаче системной команды управления на объекты управления,Код проверяемых логических условий с выхода 53 регистра 4 поступаетна вход 54 мультиплексора 14, Приэтом выбираются значения сигналов логических условий с регистра 5 и с выходов 59 мультиплексора 14 поступаютна блок мультиплексоров 19 для модификации адресов страниц памяти.При формировании блоком 13 третьей35микрокоманды с выходов 66 управлениясигналы поступают через входы 76 нагруппы 15 и 16 блоков элементов И.Через незамаскированные блоки элементов И 15 и 16 код операции и адресрезервной страницы памяти поступаютпо выходам 39 и 40 на объект управления, сформировавший сигнал запросавторого типа.45При формировании блоком 13 четвертой микрокоманды сигналы с выходов68,72,74,77 и 79 устанавливают регистры 3,4,1 и 8 и триггер 20 в нулевое состояние,После выполнения четвертой микрокоманды микропрограммы обработки запроса в блоке 13 осуществляется передача управления первой микрокоманде микропрограммы рабочего режима, Далееустройство в этом режиме функционируетаналогично,Обслуживание сигналов отказов первого типа происходит следующим образом. Импульсные сигналы отказов первого типа с входов 38 устройства через элементы ИЛИ 26 поступают в регистр 10 и записываются в нем.Сигналы отказов первого типа имеютболее низкий приоритет, чем сигналыотказов второго типа. Следовательно,они обслуживаются после сигналов отказов второго типа, Триггеры 21 и 22перед обслуживанием сигналов отказовпервого типа находятся в нулевом состоянии,При этом сигналы отказов с выходоврегистра 10 через коммутатор 18 поступают на 0-входы триггера 1 1, Припоступлении очередного импульса с выхода 82 генератора 29 сигналы отказовпервого типа записываются в регистр11С выхода регистра 11 сигналы поступают на шифратор 27 и через элементИЛИ 31 на элемент И 30, При поступлении очередного импульса с выхода 83генератора 29 триггер 22 переходит вединичное состояние и Формирует на выходе 43 устройства сигнал разрешениякода считывания сообщений.При этом код сообщения с выходовшифратора 27 через выходы 41 устройства выдается на процессор верхнегоуровня управления. Параллельно с этимкод сообщения с выхода шифратора 27поступает на демультиплексор 28.Сигналы с выхода демультиплексора28 поступают на вход установки в "О"регистра 10 и устанавливают соответствующий триггер 10 регистра в нулевое состояние. Далее устройство функционирует по обработке остальных сигналов отказов первого типа аналогично. Элементы и узлы устройства, пред-. назначенные для обработки сигналов отказов, могут Функционировать параллельно с остальными узлами устройства. Следовательно, для обеспечения высокой динамичности системы в течение выдачи системной команды управления с процессора верхнего уровня на объекты управления устройство должно обслуживать сигналы отказов от всех объектов управления,Для окончания работы устройства необходимо триггер 93 в блоке 12 задания режима перевести в нулевое состояние. При этом единичный сигнал на выходе 49 олока 12 исчезает и генератор 29 выключается.012блока 13 появляется сигнал. При этом коды операций и адреса страниц через выходы 39 и 40 поступают на объекты управления. По четвертой микрокоманле вырабатываются управляющие сигналы на выходах 79 и 77 выходов 66 блока 13,При этом триггер 20 и соответствующий триггер регистра 8 устанавливаются в нулевое состояние. После этого устройство переходит к выполнению второй микрокоманды в первом режиме.Для прекращения Функционирования устройства в режиме отладки необходимо привести триггер 93 блока 12 в нулевое состояние. При этом генератор 29 выключается и происходит останов устройства. 165 ч 82 Формула изобретения 1. Устройство управления, содержащее регистр статических условий, регистр динамических условий, регистр маски, регистр отладки, регистр системной команды управления, регистр хранения условий, регистр пультовых условий, триггер режима, триггер извещения, триггер разрешения, мультиплексор логических условий, группу мультиплексоров, коммутатор команд, демультиплексор, первый элемент ИЛИ, элемент И, генератор импульсов, причем вход системной команды управления устройства соединен с первым инФормационным входом коммутатора команд, выходы регистров статических и динамических условий соединены соответственно с первым и вторым информапионными выходами мультиплексора логических условий, -й разряд выхода которого соединен с первым адресным входом -го мультиплексора группы (х=1,п, где и - количество выходов в группе выходов устройства), о т л ич а ю щ е е с я тем, что, с целью расширения области применения за счет реализации реакции на прерывание, дополнительно содержит регистр повтора, первый и второй регистры отказов, регистр сообщения, коммутатор запросов, блок микропрограммного управления, первый и второй блоки элементов И, первую и вторую группы блоков элементов И, дешифратор, преобразователь кодов, второй элемент ИЛИ, блок элементов ИЛИ, триггеры извещения и разрешения, причем вход кода маски устВ отладочном режиме в блоке 12задания режима моделируются сигналы,выдаваемые на устройство процессоромверхнего уровня управления. 5Хриггер 91 необходимо перевестив единичное состояние. При этом сигналом с выхода 45 блока 12 коды операций с выходов 44 блока 12 поступаютчерез коммутатор 17 на входы 0-триггера 4На клавишах 86 набираются сигналыПультовых логических условий, а нарегистре 92 с помощью клавиш 87 устаНавливаются коды системных команд управления.Сигналом с выхода 47 в регистр 6заносится код пультовых логическихусловий. Код диагностической операциис выходов ч 8 блока 12 поступает на 20блок 13, В зависимости от кодов операции устройство может работать вдвух режимах отладки.В первом режиме триггер 93 переводится в единичное состояние. При этом 25генератор 29 включается и вырабатывает последовательности импульсов навыходах 81-84.При Формировании первой микрокоманды микропрограмм отладки сигналами с выходов 68,69,71 группы выходов66 блока 13 регистр 3 устанавливаетсяв нулевое состояние, в регистр 7 заносится код маски,а в регистр 4код системной команды управления,По второй микрокоманде микропрограммы сигналами с выходов 76 группывыходов 66 блока 13 кода операций иадреса страниц памяти через блоки элементов И групп 15, 16 блоков элементов И поступают на входы 39 и чО устройства.В этом состоянии (выполнение второймикрокоманды) устройство находится доокончания режима отладки. 45Во втором режиме при формированиипервой мнкрокоманды микропрограммотладки сигналами с выходов 68,69 и71 разрядов группы выходов 66 блока13 регистр 3 устанавливается в нуле"вое состояние, в регистр 7 заноситсякод маски,а в регистр 4 - код системной команды управления.При выполнении второй микрокомандысигналом с выхода 78 группы выходов66 блока 13 триггер 20 устанавливается в единичное состояние.При выполнении третьей микрокоманды на выходах 76 группы выходов 66ройства соединен с информационным входом регистра маски, выход которого соединен с первым входом первого блока элементов И выход которого соедиЭ5 нен с первыми входами блоков элементов И первой и второй групп, вход команды устройства соединен с вторым информационным входом коммутатора команд, выход которого соединен с информационным входом регистра системной команды управления, выход поля кодов абонентов регистра системной команды управления соединен с вторым входом первого блока элементов И, выход поля кодов операций регистра системной команды управления соединен с вторыми входами блоков элементов И первой группы, выходы которых являются выходами кодов операций устройства,20 выход поля базовых адресов регистра системной команды управления соединен с первым входом преобразователя кодов, выход поля кодов проверяемых логических условий регистра систем ной команды управления соединен с адресным входом мультиплексора логических условий, вход кода команды устройства соединен с входом кода операции блока микропрограммного управле ния, вход статических логических условий устроиства соединен с информационным входом регистра статических условий, вхрды динамических логических условий устройства соединены с информационными входами регистра динамических условий, выход которого соединен с информационным входом регистра хранения условий, выход регистра хранения условий соединен с 4 О третьим информационным входом мультиплексора логических условий, вход пультовых условий устройства соединен с информационным входом регистра пультОВых условииф ВыхОд которого со единен с четвертым информационным входом мультиплексора логических условий, с первого по третий стробирующие входы устройства соединены соответственно с управляющим входом комО мутатора команд, с входом синхронизации регистра пультовых условий и входом запуска генератора импульсов, вы- ход регистра отладки соединен с третьим входом первого блока элементов И, первьв вход прерывания устройства соединен с первым Входом блока элементов Ю 1 И, входами установки в "1" разрядов регистра повтора и первого ре-гистра отказов, выход регистра повтора соединен с первым входом второгоблока элементов И, Выхсд которогосоединен с первым входом логическихусловий блока микропрограммного управления, с вторым входом преобразователя кодов, выход преобразователякодов соединен с вторыми входами блоков элементов И второй группы, выходыблоков элементов И второй группы являются выходом первой группы информационных выходов, выходы блоков элементов И второй группы соединены свторыми адресными входами мультиплексоров группы, выходы которых являютсявторой группой информационных выходовустройства, выход регистра статическихусловий соединен с вторым входом логических условий блока управления,первый и второй выходы генератора импульсов соединены с соответственнос первым и вторым входами синхронизации блока микропрограммного управления, выход поля управления которогосоединен с входами синхронизации ивходами установки в "О" регистра статических условии, маски, системнойкоманды управления, с входом синхронизации регистра хранения условий,с входами установки в "1" и в "О" разрядов регистра отладки, с третьимивходами элементов И первой и второйгрупп, с входами установки в "0" разрядов регистра повтора, с входами установки в "1" и в "О" триггера режима, выход которого соединен с вторымвходом второго блока элементов И, второй вход прерываний устройства соединен с вторым входом блока элементовИЛИ, выходы которого соединены с входами установки в "1" разрядов второгорегистра отказов, выход которого соединен с информационным входом коммутатора запросов, выход которого соединен с информационным входом регистрасообщения, выходы которого соединеныс входами элемента ИЛИ и входам шифратора, выход которого соединен с информационным выходом устройства и синформационным входом демультиплексора, выходы которого соединены с входами установки в "О" разрядов первогои второго регистров отказов, выходыервого регистра отказов соединены спервым управляющим входом колмутаторазапросов и с входами второго элемента ИЛИ, выход которого соединен с информационным входом триггера изве 1654820щения, прямой выход которого является выходом извещения о повторе команды устройства, инверсный выход триггера извещения соединен с вторым уп. равляющими входом коммутатора запросов, выход первого элемента ИЛИ соединен со стробирующими входом демультиплексора и с первым входом элемента И, выход которого соединен с вхо дом установки в "1" триггера разрешения, выход которого соединен с вы ходом разрешения считывания на высший уровень управления устройства, третий выход генератора импульсов соединен с входом синхронизации регистра сообщений и триггера извещений, с входом установки в "0" триггера разрешения, четвертый выход генератора импульсов соединен с вторым входом20 элемента И и с входом установки в "О" триггера извещения.2, Устройство по п, 1, о т л ич а ю щ е е с я тем, что,блок микропрограммного управления содержит узел 25 микропрограммного управления, счетчик, дешифратор, группу элементов ИЛИ,элемент И и одновибратор, причем входкода операции, первый и второй входы,логических условий и первый вход синхронизации блока соединены соответственно с одноименными входами узламикропрограммного управления, первыйвыход микропрограммного управленияявляется выходом поля управления блока, второй выход узла микропрограммного управления соединен с первымивходами элементов ИЛИ группы, выходыкоторых подключены к выходу поля управления блока, третий выход узламикропрограммного управления соединенс первым входом элемента И, выход которого соединен со счетным входомсчетчика, информационный выход которого соединен с информационным входомдешифратора, выход которого соединенс вторыми входами элементов ИЛИ группы, выход первого элемента ИЛИ группы соединен с входом одновибратора,выход которого соединен с входомсброса счетчика, второй вход синхронизации блока соединен с вторым входом элемента И.