Устройство для сжатия информации

, 1324 О 4 И 9 5 1)4 С МИТЕТ СССРИЙ И ОТНРЪТМ ОСУДАРСТНЕННЫЙ ПО ДЕЛАМ ИЗОБРЕ ПИСАНИЕ ИЗОБРЕТЕНИЯ И ЕТЕЛЬСТ ретения - повышение информа устройства путем увеличения ента сжатия - достигается з аппроксимации обрабатываемо ла полиномами вплоть до (Б- пени, где И - максимальная полинома, описывающего паве тивности коэффици 26Н,Ф.Твердо че бо го си1)-йстепе видетельство СССР08 С 19/28, 1978.идетельство СССР08 С 15/06, 1983,ДЛЯ СЖАТИЯ ИНФОРМАение о аем терва рабат аппро симациаторытель 2ские блинте держи 8, йо шро ов, ар области ет при- ерительобъема ль изобметичеключей5, суммкода,6 ил. ожитель тор ь 7,Й-лы+ ок(57) Изобретение относитсявычислительной техники и моменяться в информационно-изных системах для сокращениянакапливаемой информации. Ц сигнала на ин Устройство с 4, регистр опорных сигнал оки 11, 12, бл полятор 13, у 1 преобразоват сравнения. 2 з1324047 ОЛ 7 СЧГЛР СО 8 ИИП Корректо ска Заказ 2967/ 113 изводственно-полиграфическое предприятие, г. Ужгород, ул, Проект ая Составитель Н.Бочаредактор А.Лежнина Техред И.Попович Тираж 5431 ИИПИ Государственнопо делам изобретении035, Москва, Ж, Р ИРаЗРНдУО ОЛ.ЬНрозрЖу О да ЪИ уозрюЯ ОЮ 3 и И 303)йдЦЯбЛ.30 И 3033 ЯО 8 бЛ. Ъ Кразрйду 8 бя 3 Подписноеета СССРытийнаб д, 4132404Изобретение относится к вычислительной технике и может применятьсяв информационно-измерительных системах для сокращения объема накапливаемой и обрабатываемой информации,Целью изобретения является повышение информативности устройства.На фиг. 1 приведена структурнаясхема устройства для сжатия информации; на фиг. 2 - функциональная схема арифметического блока; на фиг.3 -функциональная схема интерполятора;на фиг, 4 - функциональная схема блока памяти констант; на фиг. 5 - таблицы с примерами расчетных выражений, положенных в основу работу устройства; на фиг, 6 - функциональнаясхема коммутатора 1,Устройство для сжатия информациисодержит коммутатор 1, формирователь 202 опорных сигналов, регистры 3 -3коммутатор 4, умножитель 5, сумматор6, преобразователь 7 кода, блок 8сравнения, блок 9 памяти констант,блок 10 ключей, арифметические блоки 2511 и 12 и интерполятор 13.Формирователь 2 опорных сигналовсодержит элемент 14 задержки, счетчик15, элемент И 16, элемент ИЛИ 17,формирователь 18 импульсов, триггер 3019, элемент И 20, счетчик 21, блок22 сравнения, элемент 23 задержки,элемент ИЛИ 24, элемент 25 задержки, генератор 26 импульсов, элемент27 задержки и регистр 28.35Арифметический блок 11(12) содержит (фиг. 2) группы умножителей 29 -29 и сумматоры 30 п.Интерполятор 12 содержит (фиг. 3) 7 2кения (координат сообщения) используются сложные ддя реализации операциичисленного интегрирования произведения отсчетов сигнала (дискретных измерений) на полиномы Чебышева дискретной переменной, а восстановление аппроксимирующего полинома осуществляется путем непосредственного вычисления значений суммы ряда Чебышева, впредлагаемом устройстве для определения координат сообщения используютсязаранее полученные простые для технической реализации вычислительныевыражения в виде линейной комбинацииотсчетов сигнала с постоянными коэффициентами, а для восстановления аппроксимирующего полинома используется его интерполяция по методу цифрового дифференциального анализатора(разностного анализатора) с применением конечных разностей, определяемыхтакже в виде линейной комбинации отсчетов обрабатываемого сигнала,Такой подход позволяет упроститьконструкцию вычислительных машин(арифметических), блоков устройстваи использовать в его составе простыеи широко используемые в практике программного управления интерполяторы,Необходимые вычислительные выражения получаются следующим образом,Пусть обрабатываемый сигнал Езадан на интервале аппроксимации(О,Т) Т=11 своими равностояшими повремени через периодотсчетами ЕГ К Восстанавливая сигнал ЙФфУ ена интервале (О,Б,) при помощи интерполяционного полинома Лагранжа, егоможно представить в виде(с)- 45 т 7 = о Е (1) Т ( - -1)21:Т Т сумматоры 31 31 я , ключи 32 п 32. и А 0 элементы 33 -33 задержки,Блок 9 памяти констант содержит (фиг, 4) регистры 34 н 35, дешифраторы 36 и 37, регистры 38 Ои 39 О - 39 к(.,Первый коммутатор 1. содержит (фиг, 6) регистр 40 и коммутирующие элементы 41 -41 .Устройство работает следующим образом, 50Принцип действия устройства основан на разложении обрабатываемого сигнала в ряд по ортогональным полиномам Чебьппева и восстановлении аппроксимирующего полинома с оценкой его уклонения от реального сигнала в равномерной метрике.В отличие от прототипа, в котором для определения коэффициентов разлогде Й . - коэффициенты, определенныепри восстановлении сигналай(е),Подстановка полинома Лагранжа в выражение для определения коэффициента разложения в ряд Чебьппева Ч (координат сообщенияГЗ 2= 1 Л+дГЗ 311 11 1 г2 1 г 11+ Э Е 31=а +а 3а 1 а =Ч -Ч +Ч -Ч р р 1 г ЗуЧ 9 а = -"- -2 Ч + - Ч2 г 2 фЧг2 -ЗЧЗЧа= 2 35 40 45 55 3 132404где Т,( ) - полином Чебышева первогорода,позволяет выполнить интегрированиепо частям и получит выражения для определения координат сообщения в виделинейной комбинации отсчетов обрабатываемого сигнала при различных значениях интервала обработки (различныхзначениях Б), Такие выражения дляИ=1,4 приведены в таблице на фиг,5 Ф.ЩДля восстановления аппроксимирующего полинома Г(1) в точках отсчетаобрабатываемого сигнала применим аппарат конечных разностей Л1.д 3, соответствующих значениям про изводных аппроксимирующих полиномовп-й степени (п=О;И) в точках отсчета 3= - (1=0,Х). Подстановка Чк ввыражение для восстановления Х"(й) 20иК =Ч, Т,( - -1),к=огде- символ суммирования ряда,первый член которого берется с весом 1/2, позволяетполучить йф(С) в виде степенного полинома: Коэффициенты а а при этомполучаются в виде комбинации Чр, ,Ч.Например, при п=З коэффициенты аа равны: Разности д 01,Д"0определяются из выраженияц О=,К. (-1) С. а (г-К),1 1:окгде С. - биномиальные коэффициенты.1Так, при п=З разности равны: д ГО=ар, й" 01=а+а +ай 01=2 а +ба; д 03=ба. В результате получаются выражения для вычисления конечных разностей в виде линейной комбинации отсчетов сигнала в зависимости от разньм значений интервала аппроксимации числа М и степени аппроксимирующего поли 7 4нома (число и). Такие выражения лля п=О,З и 1 И=1,4 приведены в таблице ца фиг. 5,Использование аппарата конечцых разностей позволяет вычислить Г 13 при последовательном увеличении номера точки опроса 1 в рекурентной форме: еээЛ"ЦЗ=аГ З+в" ГОЛ где 1" 0=сопя, й 01 =ДО, 1 , 1.Рассмотрим использование предлагаемого подхода в представленном нафиг. 1 устройстве. Вычисленные заранее постоянные коэффициенты перед отсчетами сигнала для определения Чки Д 1 01 длявыбранных в устройстве,а в общем случае произвольных значений Я и и (п=О,Я) хранятся в блоке9 памяти констант,Сжатие информации в устройствевключает в себя следующие этапы подготовки данных и устройства в обработке сигнала: определение коэффициентов разложения сигнала в ряд Чебыщева (вычисление координат сообщения Ч- =О,М), восстановления аппроксимирующего полинома в точке отсчетапри последовательном понижении егостепени с оценкой уклонения от реального сигнала в равномерной метрике иопределением необходимого числа коор- .динат сообщения.На этапе подготовки данных и устройства первой коммутатор 1 под управлением по программе заносит в регистры 3 Зи равноотстоящие повремени и преобразованные в цифровуюформу И+1 результатов измерения ГОф фй обрабатываемого сигнала К(С), поступающего на информационные входыпервого коммутатора 1. При этом напервый управляющий вход первого коммутатора 1 последовательно подаются адреса первых регистров (номера отсчетов), сопровождаемые сигналом синхронизации, поступающим навторой управляющий вход первого коммутатора 1. Одновременно сигнал синхронизации выдачи кода отсчета по"ступает на входы синхронизации регистров Зр-Зи, осуществляя занесениев текущего отсчета сигнала 1. в со 5 132 ответствующий регистр. Затем и устройство поступает сигнал установки триггера 19 и с оветчика 21 в цулевое состояние (сигцзлы установки цз фиг.не показаны). В нулевом состоянии триггер 19 запрещает прохождение сигналов с выхода генератора 26 импульсов через элемент И 20, з нулевое состояние счетчика 21 обеспечивает подключение вторым коммутзтором 4 выхода регистра 3 к вхоо ду умцожителя 5. Затем по четвертому управляющему входу устройства цз установочный вход второго регистра 28 и третий управляющий вход блока 9 памяти констант подается число накопленных дзнных, з нз устзновочный вход счетчика 15 - число И, определяющее начальное значение степени и аппроксимирующего полицомз. Занесение настроечной информзции в перечисленные блоки осуществляется сигналом запуска, поступающим с первого входа устройства нз стробирующие входы счетчика 15, регистра 28 и управляющий вход блока 9 памяти констант.Сигнал запуска определяет начало этапа обработки данных в устройстве. При этом по числу обрабатываемых данных И блок 9 памяти констант выдает нз вторые входы вторых умножителей 29 первого зрифметического блокз 11 (И+1) коэффициентов, з нз первые входы вторых умножителей 29 поступают соответствующие отсчеты обрзбзтывземого сигнала с регистров 3. В результате нз выходах арифметического блока 11 формируются значения координат сообщения Ч (К=О,И), вычисленные в соответствие с выражениями, пример которых приведен ца фиг. 5 сВыходные сигналы арифметического блока 11 поступают цз информационные входы блока 10 ключей,.нз управляющий вход которого поступает текущий код степени и аппроксимирующего полиномз с выхода счетчика 15, определяющий число выдаваемых блоком 10 ключей нз информационные выходы устройства координат сообщение Ч (К=К =О,п+1).По числу обрабатываемых данных М и начальной степени и аппроксимирующего полиномз блок 9 пзмяти.констант выдает цз вторые входы вторых умножителей 29 второго арифметического блока 2 (1+)(и+1) коэффициентов4047 6 О 5 20 25 30 35 О 50 для вычисления конечных разцост зйа г 0.1, Л 101. а первые входы вторых умцожи гелей 29, поступают соответственно отсчеты обрабатываемогосигнала с регистров 3 -3, в резульотате чего на выходах второго арифметического блока 12 формируются значения разностей д 03 В"01, поступающие нз информационные входы интерполяторз 13. Через время, достзточное для срабатывания блока 9 пзмя"ти констант и арифметических блоков11 и 12, нз выходе второго элемента27 задержки формируется сигнал, переключзющий триггер 19 в единичное состояние, которое подготавливает элемент И 20 для прохождения через неговыходных сигналов генератора 26 импульсов. Через время, достзточцое длясрзбзтывзция триггера 19, нз выходеэлемента 25 задержки формируется сигнал, который через элемент ИЛИ 24 поступает нз первый управляющий входинтерполяторз 13, осуществляя эзписьв него кодов разностей Д 0В"ГО, В результате на выходс интерполяторз 13 появляется код разностиЬфО, соответствующий значению в нзчзле интервала аппраксимзции, С выхода коммутатора 4 значение обрзбзтывз"емого сигнала Е в начале интервалазппроксимзции, умноженное умножителем5 цз (-1) поступает нз первый вкодпервого сумматора 6, нз второй входфкоторого подается код г. 01, Разностьсигналов Г 0)-Г с выхода сумматораг6 через преобразователь 7 в абсолютном коде поступает цз вход блока 8сравнения, нз другой вход которогопоступает с первого выхода блока 9памяти констант значение допустимойопибки аппроксимации реального сигнзла 6 лоп,При йГ,6, ,нз выходе блока 8сравнения сигнал цс формируется, Поэтому, если в начале интервала зп"проксимзции уклонение аппроксимирующего сигнала от реального выходит ззпределы допуска (6 Кд), то сигнзлс выхода блока 8 сравнения через первый элемент ИЛИ 17 поступает нз входформирователя 18 импульсов, сигнал свыхода которого переключает триггер19 в нулевое состояние. Одновременносигнал с выхода элемента ИЛИ 17 поступает цз уцравляюшие выходы устройства. По этому сигналу осуществляетсясчитывание координат сообщения 7 (вданно случае К=О,М) с информацион7 13 ных выходов устройства. Если же в на чале интервала аппроксимации Ь Й, дд то сигнал на выходе блока 8 сравнейи не формируется и сигналы с выхода генератора 26 импульсов поступают через открытый элемент И 20 на управляющий вход интерполятора 13. По первому из импульсов интерполятор 13 вычисляет и подает на вход сумматора 6 значение аппроксимирующего полинома в первой точке отсчета сигнала И 1. Первый импульс с выхода элемента И 20 одновременно поступает на суммирующий вход счетчика 21, выходной код состояния которого по ступает на управляющий вход коммутатора 4, Последний подключает выход первого регистра 3 по входу цепочки умножитель 5 - сумматор 6 - преобразователь 7 - блок 8 сравнения в результате чего оценивается величина уклонения Л 1 аппроксимирующе+го полинома Й 11 от реального сигнала в первой точке интервала аппрок симации. При Л Г =Л,по второму сиг 1 ф 1налу генератора импульсов аналогично описанному восстанавливается значение аппроксимирующего полинома 221 во второй точке интервала аппроксимации и оценивается его уклонение.в равномерной метрике от реального сигнала и так далее такты интерполяции повторяются до тех пор, пока содержимое счетчика 21 не стане равным М, что свидетельствует о том, что при данной текущей степени п(п=М) аппроксимирующегополинома его уклонение во всех- точках интервала аппроксимации от реального сигнала не превышает Ьд . При равенстве содержимого счетчика 21 числу Н (содержимому второго регистра 28) на выходе второго блока 22 сравнения формируется сигнал, который через первый элемент 14 задержки по истече нии времени, достаточного для завершения И-го такта интерполяции, поступает на вычитающий вход счетчика 15, уменьшая его содержимое на единицу, Одновременно выходной сигнал первого элемента 14 задержки поступает на второй вход счетчика 21, устанавливая его в нулевое состояние. При изменении содержимого счетчика 15 блок 9 памяти коэффициентов и арифметический блок 12 обеспечивают вычисление. значений разностей 5 0, 50 аппроксимирующего полинома(Б)-й степени начала интервала ап 240478проксимации, Через время достаточноедля срабатывания счетчика 15, блока я 9 памяти констант и арифметическогоблока 12; на выходе четвертого злемента 23 задержки формируется сигнал,который через второй элемент ИЛИ 24поступает на второй управляющий входинтерполятора 13, обеспечивая занесение в него новых значений разностей 10 д 03., 3"0, формирование на выходеинтерполятора 13 начального значения й 10.1 аппроксимирующего полинома пониженной по сравнению с перво-начальной степени и оценку величины 15 его уклонениядй, от реального сигнала. Дальнейшее восстановление и про. -верка уклонения аппроксимирующего полинома,1 Г во всех точках 1=1 Б ин 1Фтервала аппроксимации (цикл обработки) выполняется аналогично описанному при условии, что величины уклонения не превышает значения Д .Циклы обработки с последовательнымпонижением степени аппроксимирующего 2 полинома и продолжаются до тех пор,пока при некоторых текущих значениях и и 3 не нарушится условие вГЯд либо текущее значение и не станет равным нулю и условие ДГ; Л,пне будет нарушено при всех значениях 1 (1=0,Б). В последнем случае сигнал обнуления поступает с первого выхода -счетчика 15 на первый вход элет мента И 16, на другой вход которого 35поступает с выхода второго блока 22сравнения сигнал окончания цикла интерполяции полиномом нулевой степени.Выходной сигнал второго элемента И 16через элемент ИЛИ 17 поступает на управляющий выход устройства, извещаяоб окончании обработки данных в устройстве. Одновременно выходной сигнал элемента ИЛИ 17 через формирователь 18 импульсов устанавливает в нулевое состояние триггер 19, выходнойсигнал которого запирает элемент И 20для прохождения выходных сигналов генератора 26 импульсов, прекращая темсамым дальнейшую работу устройства 50вплоть до прихода следующего сигналаего запуска.Используемый в устройстве интерполятор 13 построен по известному принципу цифрового дифференциального анализатора.Интерполятор 12 работает следующимобразом.Значения разностей 3 0 Л 09 13240входы интерполятора (вторые входы ключей 32,) и заносятся в соответствую 1щие накапливающие сумматора 31;(с одинаковыми индексами с приходом сигналапо первому управляющему входу интерполятора 13 на объединенные первыевходы ключа 32.).1Восстановление воспроизводимогоинтердолятором 13 полинома выполняется с приходом каждого канала по второ-,Ому управляющему входу интерполятора13. При этом х-е накапливающие сумматоры (х=1,И) вычисляют с разнесением по времени, определяемому элементами ЗЗ задержки соответствующие значения разностей Д.1 поформулам (1) при каждом значении 1,а накапливающий сумматор 31, воспроизводит значения аппроксимирующего полинома Г , поступающие навыход интерполятора 13,В блоке 9 памяти констант (Фиг.4)в каждом из регистров 38 (3.=0,И)хранятся по И+1 коэффициентов длярасчета координат сообщения Ч, (К==О,И). Для выборки требуемого наборакоэффициентов (регистра 38 ) по третьему управляющему входу блока 9памяти констант на вход третьего регистра 34 поступает код числа обра 0батываемых данных, а по второму управляющему входу блока 9 памяти констант - стробирующий сигнал записичисла И в третий регистр 34, содержимое которого дешифрируется дешифратором Зб. Сигнал с выхода, дешифра 35тора Зб поступает на вход выборкисоответствующего регистра 38 содержимое которого поступает на второй выход блока 9 памяти констант.Аналогично выбирается коэффициентдля расчета разностей 60,д"0,хранящихся в регистрах 39, в каждомиэ которых содержится (И+1)(п+1)констант. Выборка каждого регистра4539 осуществляется выходными сигналами дешифратора 37, входной информацией которого является содержимоерегистра 34 (число И) и информация,поступающая по первому управляющемувходу блока 9 памяти констант (текущее число и), При этом содержимое выбранного шестого регистра 39 поступает на третий выход блока 9 памятиконстант. В регистре 35 хранится коддопустимой ошибки аппроксимации обрабатываемого сигнала Д , котораяАорпоступает на первый выход блока 9памяти констант. Регистры 35, 38 и 39 блока памяти констант легко строятся на многорежимных буферных регистрах (1 ПР) типа К 589 ИР 12 с тремя состояниями, эапесение информации (констант) в которые осуществляетсяпри включении блока 9 памяти константФормированием и подачей. на их входы синхронизации импульса записи кодов, определенных распайкой установочных входов 11 БР (на Фиг., 4 не показаны).Первый коммутатор 1 (фиг, 6) работает следующим образом.На ,информационные входы первого коммутатора 1 поступает входной код отсчетов сигнала, каждый разряд которого подается на синхрониэирующий вход соответствующего коммутирующего элемента 41, Ио первому управляющему входу коммутатора на установочный вход регистра 40 подается код номера первого регистра, в который заносится текущий отсчет сигнала. Занесение этого кода в регистр 40 осуществляется поступающим по второму управляющему входу первого коммутатора 1 на синхронизирующий вход регистра 40 сигналом записи, По выходному коду регистра 40, поступающему на управляющие входы коммутирующих блоков, .каждый из них осуществляет подключение сигнала со своего синхронизирую- щего входа в соответствующий установочный вход (разряд) того регистра 3, номер которого совпадает с содержимым регистра 40. Первый коммутатор при И=7 легко реализовать на базе микросхем типа К 155 ИДЗ, используемых в качестве коммутирующих блоковТакже легко реализуется при И=7 и второй коммутатор 4 на базе микросхем К 155 КП 7, число которых берется по числу разрядов в коде отсчетовсигнала. Управляющие входы микросхем при этом являются управляющим входомвторого коммутатора, а каждый инфор- мационный вход подключен к выводу соответству ощего разряда первого регистра 3,Преобразователь 7 кода представляет собой обычный преобразователь допалнительного кода в прямой, если наего вход поступает код отрицательного числа.Таким образом, введение в составустройства для сжатия информации укаэанных блоков и связей позволяет повысить информативность устройства увеличением коэффициента сжатия ин 132 ц 04формации за счет аппроксимации обрабатываемого сигнала полиномами вплоть до И)-й степени, где И - максимальная степень полинома, описывающего обрабатываемого сигнала на интервале аппроксимации, Кроме этого, сохраняются информационные признаки поведения обрабатываемого сигнала в равномерной метрике с требуемой точностью 1 ОФормула изобретения1. Устройство для сжатия информации, содержащее первый коммутатор, 15 информационные входы которого являются первыми входами устройства, первый управляющий вход - вторым входом устройства, блок ключей, выходы которого являются первыми выходами уст ройства, умножитель, выход которого соединен с первым входом сумматора, второй коммутатор, блок сравнения, первый арифметический блок, блок памяти констант, первый вход которого объ-,5 единен с первым входом формирователя опорных сигналов и является третьим . входом устройства, о т л и ч а ю щ ее с я тем, что, с целью повьппения информативности устройства, в него 311 введены второй арифметический блок, интерполятор, регистры и преобразователь кода, выход которого соединен с первым входом блока сравнения, выход которого соединен с вторым входом формирователя опорных сигналов, первый выход которого соединен с управляющим входом второго коммутатора, выход которого соединен с входом умножителя, второй управляющий вход первого коммутатора объединен с установочными входами регистров и является четвертым входом устройства, выход первого коммутатора соединен с . информационными входами регистров, выходы которых соединены с соответствующими информационными входами арифметических блоков и информационными входами второго коммутатора, выходы первого арифметическогоблока соединены с соответствующими информационными входами блока ключей, выходы второго арифметического блока соединены с соответствующими первыми входами интерполятора, выход которого соединен с вторымвходомсумматора первый, второй и третий выходы блока памяти констант соединены соответственно с вторым входом 7 2блока сравнения и вторыми информационными входами первого и.второго арифметических блоков, второй и тре-, тий выходы формирователя опорных сигналов соединены с объединенным вторым входом блока памяти констант и управляющим входом блока ключей и третьим входом блока памяти констант, четвертый и пятый выходы формирователя опорных сигналов соединены с вторым и третьим входами интерполятора, шестой выход формирователя. опорных сигналов является вторым выходом устройства.2. Устройство по п 1, о т л ич а ю щ е е с я тем что формирователь опорных сигналов выполнен на триггере, регистре, счетчиках, генераторе импульсов, формирователе импульсов, элементах И, элементах ИЛИ, элементах задержки и блоке сравнения, выход которого соединен через первый элемент задержки с первыми входами первого и второго счетчиков, через- второй элемент задержки - с первым входом первого элемента ИЛИ и непосредственно с первым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ через формирователь импульсов соецинен с первым входом триггера, второй вход которого соединен с выходом третьего элемента задержки, выход триггера соединен с первым входом второго элемента И, второй вход которого подкхпочен к выходу генератора импульсов, выход второго элемента И соединен с вторым входом второго счетчика, выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом регистра, первый выход первого счетчика соединен с вторым входом первого элемента И, второй выход первого счетчика соединен непосредственно с первым входом регистра и входом третьего элемента задержки и через четвертый элемент задержки с вторым входом первого элемента ИЛИ, объединенные вторые входы первого счетчика и регистра и второй вход второго элемента ИЛИ являются соответственно первым и вторым входами формирователя опорных сигналов, выход второго счетчика, третий и второй выходы первого счетчика, выход второго элемента И, выход первого элемента ИЛИ и выход второго элемента ИЛИ являются соответ ственно первым - щестым выходами формирователя опорных сигналов.3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что арифметический блок выполнен на сумматорах и группах умножителей, выходы которых соединены с соответствующими входа- ми соответствующих сумматоров, выходы которых являются соответствующи 047 14ми выходами арифметического блока,первые входы одноименных умножителей каждой группы объединены и являются соответствующими первыми информационными входами арифметического блока, вторые входы всех умножителей объединены и являются вторыминФормационным входом арифметического блока.