Квадратор

(5 Р 4 С,06 Р 7/552 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ) В( у ОПИСАНИЕ ИЗОБРЕТЕНИЯ ",;: ф, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУЮ,(61) 1180885(71) Институт электродинамикиАН УССР(56) Авторское свидетельство СССРВ 1180885, кл. С 06 Р 7/552, 1983.(57) Изобретение относится к областиавтоматики и вычислительной техники,предназначено для формирования суммыи разности квадратов двух величин,представленных в цифровой или аналоговой форме, и является усовершенст-,вованием устройства по авт. св.9 1180885. Цель изобретения расширение функциональных воэможностей путем одновременного формирования суммы и разности квадратов двух чисел. Эта задача решается тем, что квадратор дополнительно содержит регистр сдвига, сумматор, триггер, элементы И и ИЛИ. Информационный выход регистра свдига подключен к первому информационному входу сумматора, выход которого подключен к информационному входу регистра сдвига. Информация в устройстве представляется в число- импульсном коде, В результате работы кольцевой структуры ,."сумматор - регистр сдвигаи на выходе последнегоО формируется разность квадратов двух Е двоичных кодов. Фиксируется знак разности и случай равенства операндов. 2 ил.1258826 Муска ррек аказ 5086/25ВНИИ ПодписноеССР б. д. 4/5 Составитель Н. Захарактор Н. Егорова ТехредМ,Ходанич Тираж 67ПИ Государственного коьвтет о делам изобретений и открыты 3035, Москва, Ж, РаушскаяПроизводственно-полигра 4 ическое пре город, ул, Проектная,Выход регистра 20 сдвига соеди-нен с первым входом сумматора 21, выход и второй вход которого соединены соответственно с первым информационным входом регистра 20 сдвига и с выходом элемента И 23. Вход синхронизации регистра 20 сдвига соединен с первым выходом блока 15 синхрони- зации, второй выход которого соеди-с нен с первым входом элемента ИЛИ 24 и с входом разрешения установки в ноль регистра 20 сдвига, второй информационный вход которого подключен к нулевой шине квадратора. Выход элемента И 9 соединен с первым вхо 1 125882Изобретение относится к областиавтоматики и вычислительной техники,предназначено для формирования суммын разности квадратов двух величин,представленных в цифровой или аналоговой Форме, и является усовершенствованием квадратора по авт.св.Р 1180885.Цель изобретения заключается врасширении Функциональных возможнос- Отей путем Формирования суммы и разности квадратов двух величин.На Фиг. 1 изображена структурная схема квадратора; на фиг. 2 структурная схема блока синхронизации тактователя импульсов.Квадратор содержит регистры 1 и2 сдвига, первый сумматор 3, первыйтриггер 4, элементы ИЛИ 5-7, элементы И 8-10, элементы 11-13 задержки, коммутатор 14, блок 15 синхронизации, первый и второй тактователи16 и 17 импульсов, формирователи 18и 19 импульсов, третий регистр 20сдВига, Второй сумматор 21, Второйтриггер 22, четвертые элементы И23, ИЛИ 24, информационные входы25 и 26, выход знака разности квадратов квадратора 27Блок синхронизации содержит генератор 28 импульсов, распределитель29 импульсов, генератор 30 одиночных импульсов, триггер 31, коммутаторы 32 и 33, элемент НЕ 34, выходные шины 35-38,Тактователь 16 или 17 импульсовсодержит два элемента И-НЕ 39 и 40,два элемента НЕ 41 и 42, элементИЛИ 43, триггер 44, два входа 45 и46 три выхода 47 49.9,40Выход регистра 1 сдвига соединенс первым входом первого сумматора 3,выход которого подключен к первомуинформационному входу регистра 1,вход синхронизации которого соединен с входом синхронизации регистра,452 сдвига и первым выходом блока 15синхронизации, второй выход которого соединен с входами разрешенияустановки в ноль регистра 1 и 2 сдвига, вторые информационные входыкоторых подключены к нулевой шикеквадратора. Выход регистра 2 сдвигасоединен с инверсным входом сбросатриггера 4 и с первым входом элемента ИЛИ 5, второй вход которого Ззсоединен через элемент 11 задержкис прямым выходом первого триггера 4,первый информационный вход регистра 6 22 сдвигасоединен с выходом элемента И 8, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ 5 и с инверсным выходом триггера.4, информациионный вход которого соединен с первым выхо дом тактователя 16 импульсов, второй выход которого соединен с первым входом элемента И 9, выход которого подключен к второму входу сумматора 3, а второй вход соединен с выходом коммутатора 14, управляющий вход которого соединен со вторым выходом тактователя 17 импульсов, информационный вход которого соединен с информационным входом тактователя .16 импульсов и третьим выходом блока 5 .синхронизации, четвертый выход которого соединен с первым входом элемента ИЛИ 7, второй вход которого через элемент 12 задержки подключен к выходу регистра 2 сдвига.Выход элемента ИЛИ 7 соединен со вторым информационным входом коммутатора 14 и через элемент 13 за- держки с первым информационным входом коммутатора 14. Пятый выход блока 15 синхронизации соединен с входом запуска формирователей 18 и 19 импульсов, информационные входы . которых являются информационными входами 25 и 26 квадратора. Выход формирователя 18 импульсов соединен с первым вхрдом элемента ИЛИ 6, выход которого соединен с входом управления тактователя 16 импульсов. Выход формирователя 18 импульсов соединен с первым входом элемента И 10, выход которого соединен с входом управления тактователя 17 импульсов, а второй вход соединен со втоРым входом элемента ИЛИ 6 н выходом формирователя 19 импульсов.дом элемента И 23, второй вход которого соединен с третьим выходом тактователя 17 импульсов. Информационный вход и вход сброса триггера 22соединены соответственно с выходом 5формирователя 19 импульсов и с выходом элемента ИЛИ 24, второй вход которого соединен с выходом формирователя 18 импульсов.Выход генератора 28 импульсов бло" 10ка 15 синхронизации соединен с выходом 35 блока 15 синхронизациии с входом распределителя 29 импульсов, первый выход которого соединенс выходом 38 блока 15 синхронизации, 15а второй выход соединен с выходом37 блока 15 синхронизации, входомсброса триггера 31 и информационнымвходом генератора 30 одиночных импульсов, управляющий вход которого 20соединен с выходом коммутатора 32,первый вход которого соединен с земляной шиной, а второй через элементНЕ 34 подключен к земляной шине.Выход генератора 30 одиночных импульсов подключен к входу коммутатбра33, первый выход которого соединенс информационным входом триггера 31,прямой выход которого подключен квторому выходу 36 блока 15 синхронизации. Второй выход коммутатора 33соединен с выходом 38 блока 15 синхронизации,Первый вход элемента И-НЕ 39 соединен с информационным входом 45тактователя 16 или 17 импульсов35(фиг. 2) и с первым входом элементаИЛИ 43, выход которого соединен спервым входом элемента И-НЕ 40,выход которого соединен со вторымвходом элемента И-НЕ 39, выход которого соединен со вторым входомэлемента И-НЕ 40 и через элементНЕ 41 соединен с первым выходом 47тактователя, управляющий вход 46которого через элемент НЕ 42 соеди;.нен со вторым входом элемента ИЛИ43Второй 48 и третий 49 выходытактователя соединены соответственно с пряьым и инверсным выходами50триггера 44, информационный входи вход .сброса которого соединенысоответственно с выходом элементаИ-НЕ 40 и с информационным входом45 тактователя,55В качестве коммутатора 33 можетбыть использован, переключатель надва положения, а коммутатор 32 можете быть выполнен в виде кнопочного переключателя.В качестве формироват лей 18 и 19 импульсов могут быть использованы при аналоговой форме представления входной информации преобразователи аналог-длительность импульсов, при цифровой форме представления входной информации - кодоуправляемый таймер в режиме ширртно-импульсной модуляции или гибридные вычислители.Квадратор работает следующим образом.В исходном состоянии коммутатором 33 блока 15,синхронизации под-ключается выход генератора 30 одиночнв.к импульсов к информационному входу триггера 31. Генератор 28 тактовых импульсов блока 15 синхронизации формирует последовательность тактовых импульсов, из которых и-разрядный распределитель 29 импульсов формирует п-последовательностей импульсов длительностью Я, периодом Т=п/Й, сдвинутых друг относительно друга на время е =1/Е, где Е - частота тактовых импульсов генератора 28, и - количество разря-. дов регистров 1, 2 и 20 сдвига.Коммутатором 32 подают сигнал логической с выхода элемента НЕ 34 на вход запуска генератора 30 оди" ночщж импульсов, на выходе которого выделяется одиночный импульс из последовательности и-го разряда рас пределителя 29 импульсов. Выходной импульс генератора 30 одиночных им-. пульсов через коммутатор 33 поступает на информационный. вход триггера 31, устанавливая его в единичное состояние, Сигнал логической "1" прямого выхода триггера 31 устанавливает триггер 22 в нулевое состояние и поступает на входы разрвшения установки в "0" регистров 1,2 и 20 сдвига, которые под действием тактовых импульсов, поступающих с первого выхода блока 15 синхронизации, устанавливаются в нулевое состояние, по-. скольку найх втором информационном входе действует сигнал логического "0". Триггер 4 устанавливается в нулевое состояние нулевым сигналом, сдвигаежм с выхода регистра 2 сдвига. Таким образом, в ис ходном состоянии находятся регистры 1, 2 и 20 сдвига, а также триггеры 4 и 22 находятся в нулевом состоянии. В исходном состоянии при12нулевом сигнале на входе управлениякоммутатор 14 подключает выход элемента ИЛИ 7 ко второму входу :элемента И 9.Режим вычислений устанавливается коммутатором 33 путем подключения выхода генератора 30 одиночныхимпульсов к входам запуска формирователей 18 и 19 импульсов. Вычисления в квадраторе начинаются послезапуска с помощью коммутатора 32генератора 30 одиночных импульсов,выходной импульс которого запускаетформирователи 18 и 19 импульсов.На выходах Формирователей 18 и 19импульсов формируются импульсы, длительность которых пропорциональнасигналам (аналоговым или цифровым),действующим на информационных входах 25 и 26 устройства,Если длительность выходных импульсов формирователей 18 и 19 импулсов различна, то наибольший по длительности импульс выделяется навыходе элемента ИЛИ 6, а импульсменьшей длительности - на выходе элемента И 10, под действием котороготактователь 17 импульсов формируетиз последовательности импульсови-го разряда распределителя 29 импульсов строб-пачки импульсов, количество которых пропорционально наименьшей величине, действующей наодном из информационных входов 25или 26 устройства. Строб тактователя 17 импульсов переключает коммутатор 14 в состояние, в котором выход элемента 13 задержки подключается ко второму входу элементаИ 9. Под действием наибольшего импульса выхода элемента ИЛИ 6 и последовательности импульсов и-го разряда распределителя 29 импульсов тактователь 16 импульсов формирует навтором выходе строб-пачки импульсов,а на первом выходе - пачку импульсовколичество которых пропорциональнонаибольшей величине, действующейна одном из информационных входов25 или 26 устройства. Строб второго выхода тактователя 16 импульсовоткрывает элемент И 9, а пачка импульсов с первого выхода тактователя 16 импульсов поступает на инФормационный вход триггера 4. 510 Под действием тактовых импульсов первого выхода блока 15 синхронизации с выхода регистра 2 сдвига в 15 первом такте сдвигается младшийразряд начального нулевого кода, сигнал которого поступает на инверсный вход сброса триггера 4 и уста.навливает его в нулевое состояние, 2 О В нулевом состоянии на инверсномвыходе триггера 4 Формируется единичь" ный сигнал, который снимает блокировку элемента И 8. Благодаря задержке элементом 11 задержки на такт сиг нала прямого выхода триггера 4,на выходе элемента И 8 формируется импульсный сигнал, который в первом такте записывается в качестве младшего разряда кода в регистр 2 сдвига под действием тактовых импульсов первого выхода блока 15 синхронизации.В течение первого такта выходнойсигнал первого разряда распределителя 29 импульсов, действующий на четвертом выходе блока 15 синхронизации, поступает через элемент ИЛИ 7 на вход элемента 13 задержки. В следующем такте выходной сигнал элемента 13 задержки через коммутатор 14, элемент И 9, сумматор 3 поступает на информационный вход регистра 1 сдвига. Под действием тактовых импульсов первого вьхода блока 15 45 З:инхрснизации во втором такте в ре"гистр 1.сдвига записывается единичный сигнал в качестве второго разряда кода. В течение и тактов (первый шаг вычислений) разряды кодов с первого по и-й под действием тактовых импульсов первого выхода блока 15.синхронизации сдвигаются на, выход регистров 1 и 2 сдвига. Первый импульс пачки устанавливает в единичное состояние триггер 4 в и-ом такте (соответствую 58826 Ь щем сдвигу п-х разрядов кодов с выходов регистров 1, 2 и 20 сдвига). Установка триггера 4 в единичное состояние приводит к формированию на его инверсном выходе нУлевого сигнала, блокирующего элемент И 8, а на прямом выходе - единичногоЪ сигнала, который, спустя время задержки элементом 11 задержки на такт, начнет действовать через элемент ИЛИ 5 на первом входе элемента И 8. Таким образом, после первого шага вычислений в течение тактов в регистрах сдвига 1 и 2 сформировались соответственно двоичные коды квадратичной Функции 2 х=2 и аргумента58826 8 510 ственно.Например, установка триггера 4 вединичное состояние .-ым импульсомпачки, действующим на первом выходетактователя 16 импульсов, обеспечивает формирование в регистрах 1 и 2сдвига двоичных кодов величин 2 х, их, соответственно согласно соотношению (1) следующим образом,Под действием тактовьгх импульсовпервого выхода блока 15 синхронизации на первый вход сумматора 3 сдвий.гается двоичный код величины 2 х;,квадратичной функции на предыдущемшаге вычислений, а с выхода регистра2 сдвига через элементы 12 и 13 задержки на такт, элементы ИЛИ 7, И 9,и коммутатор 14 на второй вход сумматора 3 сдвигается двоичный код аргумента 4 хПоследовательная задержка элементагж 12 и 13 задержки на два тактаобеспечивает сдвиг на два разрядадвоичного кода х; аргумента на предыдущем шаге вычислений по отношениюк двоичному коду функции 2 х. , сдви 2гаемому с выхода регистра 1 сдвига,Сумматор 3 формирует согласно соотношению (1) двоичный код квадратичнойФункции 2 х; на 1-ом шаге вычислений,который последовательно начиная смладшего разряда, сдвигается с выхода сумматора 3 в регистр 1 сдвига.Сигнал двух единиц младшего разряда поступает с четвертого выходаблока 15 синхронизации через элементы ИЛИ 7, И 9, элемент 13 задержки икоммутатор 14 иа второй вход сумматора 3,В это время в регистре 2 двоичный код величины х. увеличивается .1-1на единицу. Действительно, установкатриггера 4 в единичное состояниеобеспечивает разрыв цепи циркуляциикодов с выхода регистра 2 сдвигана его вход, так как элемент И 8 за-,30 31 Ю 45 50 7 12 х,=1. На втором и последующих шагах вычислений до окончания действия наименьшего импульсного сигнала на выходах формирователей 18 и 19 импульсов квадратор формирует в регистрах 1 и 2 сдвига соответственно двоичные коды квадратичной функции и аргумента согласно соотношению2 х,=2 х, +4 х +2, (1) где х . и х. - значения аргумента1 е -1квадратичной .функциинаи на дшагахвычислений соответкрыт нулевым сигналом инверсноговыхода триггера 4. Следовательно,до возврата триггера 4 в нулевоесостояние в младшие разряды кода ре"гистра 2 свдига записываются нулевыесигналы. Триггер 4 вернет в нулевоесостояние первый, начиная с младшего разряда,. нулевой сигнал кода, ко-торый сдвигается с выхода регистра2 сдвига. Переход триггера 4 из единичного состояния в нулевое приведетк формированию.на выходе элементаИ 8 импульсного сигнала благодарязадержке элементом 11 задержки еди-. 5 .ничного сигнала прямого выхода триггера 4 его предыдущего состояния,Следовательно, вместо сдвигаемогос выхода регистра 2 сдвига нулевогосигнала на информационный вход регистра 2 сдвига поступает единичный сигнал с выхода элемента И 8. Остальные разряды двоичного кода, сдвигаемого с вьгхода регистра 2 сдвига, переписываются в регистр 2 сдвига .без изменения через элементы ИЛИ 5 и И 8, так как триггер 4 находится в нулевом состоянии .Таким образом, двоичный код в регистре 2 сдвига на каждом шаге вычислений увеличивается на единицуи соответствует количеству импульсов,действующих на первом выходе тактователя 16 импульсов,После окончания действия наименьшего импульса на выходе формирователя 18 или 19 импульсов элемент И 1 Озакрывается, и на втором выходе тактователя 17 устанавливается нулевойсигнал. Нулевой сигнал второго выхода тактователя 17 импульсов обеспечивает возврат коммутатора 14 в исходное состояние, в котором выход элемента ИЛИ 7 подключается ко вто-. рому входу элемента И 9, на первом входе которого продолжает действовать строб второго выхода тактователя 6 импульсов до окончания дей-ствия наибольшего импульса на выходе формирователя 18 или 19 импульсов.На интервале времени от момента окончания наименьшего до момента окончания. наибольшего импульса на выходах формирователей 18 и 19 импуль-сов квадратор формирует сумму квадратов двух. величин согласно следующему соотношению;у, +х (у. +х )+2 у. +1 (2) где х - йаимеиьшая входная величина;у - наибольшая входная величина.9 12588К моменту окончания наименьшегоимпульса соответствующего наименьшей входной величине) в регистре 1сдвига формируется согласно соотногшению (1) двоичный код 2 х удвоенного значения квадрата наименьшейвходной величины, а в регистре 2сдвига - двоичный код х наименьшейвеличины.Допустим, что наименьший импульсвеличины х окончился на 1-ом шагевычислений, тогда х=-у и х =уПоэтому после х-го шага вычисленийв регистре 1 сдвига содержитсяг йдвоичный код величины 2 х =у, +х , ав регистре, 2 сдвига двоичный кодвеличины у., который с помощьюфэлемента 12 задержки удваивается,На выходе элемента ИЛИ 7 формируется последовательный код двоичной 2 Овеличины 2 у. +1, так как в младщий1 фразряд кода записывается единичныйсигнал четвертого выхода блока 15синхронизации. Последовательныйдвоичный код величины 2 у; +1 посту- дпает с выхода элемента ИЛИ 7 черезкоммутатор 14 и элемент И 9 навторой вход сумматора 3, на первыйвход которого с выхода регистра 1сдвига сдвигается последовательный%двоичный код величины у. +х . Результат суммирования, который соглас.но соотношению (2) равен величинеу. +х , записывается, начиная сг ймладшего разряда, в регистр 1 сдвига под действием тактовых импульсов первого выхода блока 15 синхро-.низации. В это же время на +1-омшаге вычислений в течение и тактовдвоичный код в регистре 2 сдвига в40процессе перезаписи с выхода навход через элементы ИЛИ 5 и И 8увеличивается на единицу, как былоранее описано. Как описывалось ранее, к моменту окончания наименьшего импульса на выходах формирователей 18 и 19 импульсов в регистре 1 сдвига уста навливается двоичный код удвоенного значения квадрата наименьшей величины, например 2 х , а в регистгре 2 сдвига - двоичный код наименьшей величины х. После окончания наименьшего импульса на выходе элемента И 1 О на втором выходе тактователя 17 импульсов формируется нулевой сигнал, который с помощью коммутатора 14 подключает второй вход элемента И 9 к выходу элемента ИЛИ 7. На третьем выходе тактователя 17 импульсов формируется инверсный сигнал строба, который открывает На всех последующих шагах вычисления.выполняются аналогичным образом до момента окончания наибольшего импульса входной величины у.В этом случае на выходе элемента ИЛИ 6 устанавливается нулевой сиг нал, который устанавливает иа первом и втором выходах тактователя 16 импульсов нулевые сигналы. Нулевой сигнал второго выхода тактователя 16 импульсов блокирует элемент И 9, В регистре .1 сдвига динамическим способом путем циркуляции двоичного кода через сумматор 326 1 Офиксируется сумма квадратов двухгвходных величин у +х.Одновременно с процессом формирования суммы квадратов двух величин квадратор формирует разность квадратов двух величин у -х следующим образом.С момента запуска формирователей 18 и 19 импульсов и до момента окончания наименьшего импульса на выходе одного из них элемент И 23 закрыт, Элемент И 23 блокируется нулевым сигналом, формируемым на третьем выходе тактователя 17 импуль. сов.Если на информационном входе 25 устройства действует сигнал,пропорциональный величине у, а на информационном входе 26 квадраторавеличине х, то при ух, после окончания наименьшего импульса на выходе формирователя 19 импульсов К- триггер 22 сохранит нулевое состояние, которое соответствует положительному знаку разности у -хВ случае у(х, после окончания наименьшего импульса на выходе формирователя 18 импульсов К-триггер 22 устанавливается в единичное состояние наибольшим импульсом, который действует на выходе формирователя 19 импульсов,Единичное состояние триггера 22 соответствует отрицательному знакугразности у -х, В случае равенства . у=х триггер 22 сохраняет начальное нулевое состояние.Двоичный код абсолютной величины разности 1 у -х 1 формируется врегистре 20 сдвига следующим образом.11 12 элемент И 23, так как строб наименьшей величины закончил действовать на втором выходе тактователя 17 им-у пульсов.В этом случае устройство с помощью регистра 20 сдвига и сумматора.21 реализует соотношениеу, -х =(у -х )+2 у.+12 ф(3) где х - наименьшая входная величина;у - наибольшая входная величина, с начальных условий, которые определяются соотношениями в момент окончания импульса наименьшей величины х на -ом шаге вычислений:у. -х =0у =х.Действительно, в течение и тактов, на +1-ом шаге вычислений последовательный двоичный код величины х=у; сдвигается под действием тактовых импульсов первого выхода блока.15 синхронизации с выхода регистра 2 сдвига и через элемент 12 задержки на такт, элемент ИЛИ 7, коммутатор 14, элементы И 9 и 23; сумма тор 21 поступает на первый информационный вход регистра 20 сдвига и последовательно во времени записывается в него, начиная с младшего разряда.1Одновременно импульс четвертоговыхода блока 15 синхронизациичерез элемент ИЛИ 7, коммутатор 14,элементы И 9 и 23 сумматор 21 записывает в младший разряд двоичного кода, сдвигаемого в регистр 20сдвига, единичный код. Таким образом,на +1-ом вычислений в регистре20 сдвига сформировался двоичныйкод величиныУ -х щ 2 х+12 у. +1,1 ф 1В течение следующих и тактов на1+2-ом шаге вычислений с выходарегистра 20 сдвига под действиемтактовых импульсов первого выхода,блока 15 синхронизации последовательный двоичный код величиныу -х сдвигается на первый вход1+сумматора 21, на второй вход которого поступает с выхода элемента И 23последовательный двоичный код величины 2 у,+1, формируемой следующимобразом. С выхода регистра 2 сдвигапод действием тактовых импульсовблока 15 синхронизации сдвигаетсядвоичный код величины у. , который+ фудваивается с помощью элемента 12задержки на такт, Импульс четвер 58826 12 5 0 15 го 25 30 35 40 45 50 Тактователь 16 или 17 импульсов (фиг. 2) работ 1 ет следующим образом.На вход 45 поступает последовательностьимпульсов, а на вход 46 - сигнал управления. того выхода блока 15 синхронизациидобавляет единицу младшего разрядак двоичному коду величины, и навыходе элемента ИЛИ 7 формируетсяпоследовательный двоичный код величины,2 у. +1, который, начиная с+младшего разряда, поступает черезкоммутатор 14, элементы И 9 и 23,на второй вход сумматора 21. Сумматор 21 выполняет последовательноесуммирование двоичных кодов и на1+2-ом шаге вычислений в течениеи тактов на выходе суммы сумматора21 формируется, последовательныйдвоичный код величиныу +х =(у. -х )+2 у. +1,который под действием тактовых импульсов первого выхода блока 15синхронизации записывается, начиная с младшего разряда, в регистр20 сдвига.На всех последующих шагах вычисле"ния выполняются аналогичным образомдо момента окончания наибольшегоимпульса входной величины у, Послеокончания наибольшего импульса навыходе элемента ИЛИ 6 устанавливается нулевой сигнал, который формируетнулевой сигнал на втором выходе тактователя 16 импульсов, блокирующийэлемент И 9. Нулевой сигнал выходаэлемента И 9 блокирует элемент И 23,В регистре 20 сдвига фиксируется динамическим способом путем циркуляции двоичного кода через сумматор 21разность квадратов двух входных вели.2В случае, когда усх, в соотношении (3) следует поменять местамиобозначения х и у. Процесс формирования двоичного кода абсолютной величины разности квадратов двух величин1 х -ув регистре 20 сдвига выполтняется аналогичным образом. Как былоранее описано, в случае усх, триггер 22 устанавливается в единичноесостояние, сОответствующее отрицательному знаку разности у -хВ регистре 2 сдвига запоминаетсядинамическим способом путем циркуля-ции кода через элементы ИЛИ 5, и И 8двоичный код наибольшей входной величины уе13 4 цифровой), а на другом информационном входе устройства действует нулевой сигнал . Если сигналы на входах 25 и 26 устройства действуют одновременно, то квадратор формирует двоичный код суммы и разность двух входных величин.Технико-экономическое преимущество предлагаемого квадратора по сравнению с известным, который фор-. мирует только сумму квадратов двух величин, заключается в расширении функциональных возможностей путем одновременного формирования суммы и разности квадратов двух величин, представленных в аналоговой или цифровсй форме. Фор Мула изобретения 20Квадратор по авт.св. У 1180885,о т л и ч а ю щ и й с я тем, чтос целью расширения функциональныхвозможностей за счет одновременного д формирования суммы и разности квадратов двух чисел, в него введенытретий регистр сдвига, второй сумматор, второй триггер, четвертый элемент Ии четвертый элемент ИЛИ, причем выход третьего регистра сдвига 30соединен с входом первого слагаемого второго сумматора, выход и входвторого слагаемого которого соединены соответственно с первым информа-,ционным входом третьего регистра и З 5 с выходом четвертого элемента И,вход синхронизации третьего регистра сдвига соединен с первым выходомВблока синхронизации, второй выходкоторого соединен с первым входом 4 О четвертого элемента ИЛИ и с входомразрешения установки в "0" третьегорегистра сдвига, второй информационный вход которого подключен кшине установки в "0" квадратора,выход 4 второго элемента И соединен с первым входом четвертого элемента И,второй вход которого соединен стретьим выходом второго тактователя импульсов, информационный вход и О вход установки в "О" второго триггера соединены соответственно свыходом второго формирователя импульсов и с выходом четвертого элемента ИЛИ, второй вход которого 55 подключен к выходу первого формирователя импульсов. 1258826В случае отсутствия сигнала управления на входе 46 и на выходе элемента НЕ 42 устанавливается сигнал логической "1"поступающий через элемент ИЛИ 43 на один из входов5 элемента И-НЕ 40. Во время паузы между импульсами на входе 45 на выходе элемента И-НЕ 39 формируется . ,сигнал логической "1", который совместно с единичным сигналом 10 выхода элемента ИЛИ 43 устанавливает на выходе элемента И-НЕ 40 сигнал логического "0", блокирующий элемент И-НЕ 39 во время действия импульса на входе 45. Сигнал логи ческой "1" с выхода элемента И-НЕ 39 поддерживает сигналлогического "0" на выходе элемента НЕ 41. Триггер 44 находится; в нулевом состояйии, в которое его устанавливают импульсы, действующие на входе 45.В случае действия единичного сигнала на входе 46 управления на выходе элемента НЕ 42 устанавливается сигнал логического"О". Во время паузы между импульсами на входе 45 на выходе элемента ИЛИ 43 устанавливается сигнал логического 0", формирующий на ,выходе элемента И-НЕ 40 единичный ,сигнал, который пропускает последовательность импульсов входа 45 через элементы И-НЕ 39 и НЕ 41 на выход ,46 тактователя импульсов. В .этом режиме во время действия импульса на входе 45 нулевой сигнал на выходе элемента И-НЕ 39 блокирует элемент И-НЕ 40, на выходе которого поддерживается сигнал логической11 иТриггер 44 8-типа предназначен для формирования прямого и инверсного сигналов строба.Импульс строба, действующий на выходе элемента И-НЕ 40, устанавливает триггер 44 в единичное состояние, в котором он находится до тех.пор, пока на выходе элемента И-НЕ 40 действует импульс. В нулевое состояние триггер 44 сбрасывается импульсом и"го разряда распределителя 29 импульсов после окончаниястроба.Предлагаемый квадратор может использоваться в режиме формирования квадратичной функции, если на один из входов 25 или 26 устройства поступает входной сигнал (аналоговый или