Аналого-цифровой преобразователь

(19) (1 151) 4 Н 03 М 1/2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ЗОБРЕТЕНИТЕЛЫ,ТВУ)е преобразовате1981, с. 218,(56 лог Эне ти Ана- И.:.А ли цифро оизда с Авторское.свиде СССР В 911720,. кл. Н 03 1982.-(54)(57) 1. АнАлОГО-ЦгФРОВОЙ пРеОБ- РАЗОВАТЕЛЬ, содержащий блок управления, блок сравнения, цифроаналоговый преобразователь, выход которого подключен к первому входу блока сравнения, выход которого подключен к первому входу блока управления, о т - л и ч а ю щ и й с я тем, что, с це. - лью повышения его точности, в него введены первый и второй счетчики, аналоговый запоминающий блок, блок синтеза кодов, блок цифровых схем сравнения, блок регистров, элемент ИЛИ и переключатель, управляющий вход которого подключен к первому выходу блока управления, выход соединен с вторым входом блока сравнения первый информационный вход является входной шиной преобразователя, а второй информационный вход подключен к выходу аналогового запоминающего блока, управляющий вход которого подключен к второму выходу тельство к 13/02 2. Преобразоват и ч а ю щ и й с правления выполне оминающем устройс енератор импульсоель по я тем, н на п тве, к п. 1,что б стоянном замму оре, реги етчик Н АВТОРСКОМУ СВ блока управления, а информационныйвход подключен к выходу цифроаналогового преобразователя, входы которого объединены с соответствующимивторыми входами блока управления,первыми входами блока синтеза кодов,блока цифровых схем сравнения и информационными входами блока регистров и подключены к соответствующимвыходам первого счетчика, первый,второй, третий и четвертый управляющие входы которого подключены соответственно к третьему, четвертому,пятому и шестому выходам блока управления, а информационные входы подключены к выходам блока синтеза кодов,вторые. входы которого объединеныс соответствующими входами элементаИЛИ и подключены к соответствующимвыходам блока цифровых схем сравнения, вторые входы которого подключены к. соответствующим выходам блокарегистров, управляющие входы которого подключены к соответствующимседьмым выходам блока управления.,третий вход которого подключен к выходу элемента ИЛИ, четвертый вход является первой управляющей шиной пре-..образователя, пятые входы являютсявторыми управляющими шинами преобразователя, восьмой и девятый выходыподключены соответственно к первомуи второму управляющим входам второгосчетчика, выходы которого являются"выходными шинамипреобразователя./5 лиал ППП "Патент", г. Ужгород, ул,Проектна ВНИИПИ Государств по делам изобрет 113035, Москва, ЖПодписнного комитета СССРний и открьпий5, Раушская наб., д1197078 тре, КБ-триггере, дешифраторе, цифровом блоке сравнения, первые входы .которого объединены с соответствующими управляющими входами коммутатора, соответствующими информационными входами дешифратора и подключены к соот. ветствующим выходам счетчика; вторые взводы являются пятыми входами блока управления, выход подключен к перному адресному входу постоянного запоминающего устройства., второй адрес.ный вход которого подключен к выходу коммутатора, третий.и четвертый адресные входы являются соответственно первым и третьим входами блока управпый, есй, сдмой и восьмой адресные входы подключены соответственно к первому, второму, тре. - тьему и четвертому выходам регистра, управляющий вход объединен с первым управляющим входом регистра и подключен к выходу генератора импульсов, первый выход подключен к первому управляющему входу счетчика, второй выход - к управляющему входу дешиф- . ратора, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы являются соответственно вторым третьим., четвертым, пятым, шестым, восьмым, девятым выходами блока управления, десятый выход подключЕн к Б-входу КБ-триггера, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый выходы подключены соответственно к первому, второму, третьему и четвертому, информационным входам регистра, второй управляющий вход которого объединен с К-входом КЯ-тригИзобретение относится к вычислительной и цифровой измерительной технике.Цель изобретения - повышение точности аналого-цифрового преобразователя.На фиг 1 приведена. структурная схема устройства на фиг. 2 - функциональная схема блока синтеза кодов; на фиг. 3 в . алгоритм работы уст ройства; на.фиг, 4 - функциональная схема блока управления. гера, вторым управляющим входом счетчика и является четвертым входом блока управления, при этом выход КЯ- триггера является первым выходом бло-. ка управления, выходы дешифратора являются седьмыми выходами блока уп-. равления, информационные входы коммутатора являются вторыми. входами бло. - ка управления493. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что блок синтеза кодов выполнен на шэлементах И, где ш - число переходных комбинаций избыточного измерительного кода (ш = и - 2 для кода фибоначчи, где п в .количество разрядов аналогоцифрового преобразователя ), ш - 1 инверторах, ш элементах ИЛИ, первые входы которых являются первыми вхо-, дами блока синтеза кодов, вторые входы . - вторыми входами блока синтеза кодов и объединены, за исключением второго входа ш-го,элемента ИЛИ; с входами соответствующих шинверто-, ров, выход первого элемента ИЛИ, выходы шэлементов И и и-ш шин постоянного сигнала логического 0 являются выходами блока синтеза кодов, причем первые входы шэлементов И подключены к выходам соответствующих шэлементов ИЛИ, вторые входы .объ- . единены между собой и подключеиы к выходу первого инвертора, выходы с второго по шинверторов соответственно подключены к соответствующим третьим и остальным швходам соответствующих шэлементов И. Аналого-цифровой преобразовательсодержит. блок 1 сравнения (БС) с выходом 2, цифроаналоговый преобразо. ватель 3 (ЦАП), выполненный на осно ве. избыточного измерительного кода,первый счетчик 4 (СТ 1) с выходом 5, информационным входом 6 параллельного занесения данных и управляющими входами первым 7 обнуления, вторым 8 параллельной записи, третьим 9 прямого и четверть;м 10 обратного счета импульсов, второй счетчик 11(СТ 2) с первым и вторым управляю.щими входами 12 и 13 прямого счета и обнуления, переключатель 14( Ц ) с управляющим входом 15, аналоговый запоминающий блок 16 (АЗБ) с входом 17 управления, блок 18 синтеза кода (БСК), блок 19 цифровых схем сравнения (БЦСС) с выходом 20, блок 21 регистров (БРГ) с выходом 22 и входом 23 управления, элемент ИЛИ 24 с выходом 25; блок 26 управления (БУ), входную шину 27 (Вх) и выходные ши.ны 28 (Вых), первую управляющую шину 29, вторые управляющие шины 30.Входная шина 27 преобразователя, .на которую, подается преобразуемая аналоговая величина А и выход аналогового запоминающего блока 16 подключены к информационным входам переключателя 14, управляющий вход 15 которого .подключен к первому выходу блока 26 чправления. осчшествляющего управление функционированием всего устройства и подключающего в .зависимости от режима работы к входу блока 1 сравнения входную шину 27 преобразователя или выход аналогового запоминающего блока 16. Другой вход блока 1 сравнения соединен с выходом цифроаналогового преобразователя 3, соединенного также с информационным входом аналогового запоминающего блока 16, осуществляющего кратковременное хранение выходного напряжения ЦАП 3 в процессе проверки. Управляющий вход 17 аналогового запоминающе - го блока 16 подключен к второму вы- ходу блока 26 управления. Блок 1 сравненияосуществляет сравнение аналоговых сигналов Аи А на его2входах, причем сигнал У на его выходе 2, соединенном с первым входом блока 26 управления, подчиняется следующему соотношению1, если А зА0,. если А, с А,Выходы 5 первого счетчика 4 подключены ко .входам цифроаналогового преобразователя Эпервым входам блока 18 синтеза кодов, блока 19 цифровых схем сравнения, информационным входам,блока 21 регистров и вторым входам блока 26 управления, третий вход которого соединен с выходом 25 элемента ИЛИ. Управляющие входы 7-10 соответственно обнуления, записи, прямого и обратного счета первого счетчика 4 соединены с третьим, четвертым, пятым и шестым выходами блока 26 управления седьмые выходы которого соединены с управляющими входами23 блока 21 регистров, служащегодля хранения а переходных кодовых комбинаций и состоящего из а регистровс параллельным занесением информации,входы записи которых представляютсобой управляющие входы 23 блока 21.Выходы 22 блока 21 регистров соеди 1 О иены с вторыми входами блока 19 цифровых схем сравнения, осуществляющего сравнение на равенство содержимогогруппы разрядов первого счетчика 4с содержимым блока 21 регистров,15 причем выходной сигнал 2 1-й схемысравненйя равен1, если СТ 1 (1) = РГ (1)Ф0, если СТ 1 (1) Ф РГ (1),где 1 = 1, 2, а,20 РГ(1) . - содержимое -го регистра блока 21;СТ 1(О - содержимое группы из(и - а + д) младших разрядов первого счетчи 25 ка 4;п - число разрядов первогосчетчика 4, определяемое разрядностью цифроаналогового преобразователя 3;а - количество переходныхкодовых комбинаций= и - 2).Выходы 20 блока 19 цифровых схем35 сравнения соединены с входами элемента ИЛИ 24. Единичное значение сигнала 21 + 2 ++ 2 на выходе 25элемента ИЛИ 24 определяет моментсрабатывания блока 19.,Кроме этого,40 выходы 20 блока 19 цифровых схемсравнения соединены с вторыми входамиблока 18 синтеза кодов, выходы которого соединены с входами 6 данныхпервого счетчика 4.45 Блок 18 синтеза кодов служит дляформирования кодовой комбинации,записываемой в первый счетчик 4 после появления на его выходе 5 переходной кодовой комбинации. Комбинация для50 записи формируется по содержимому первого счетчика 4 и выходым сигналамблока 19 цифровых схем сравнения,причем 1-й разряд ее формируется следующим образом.55 О, есин п-ю6 СКЯие-н 1+а я Ф 1 1+9-ВФ 2 ф фя 1 ъ "и )1где- 1.-й разряд первого счетчика 4., Восьмой и девятый выходы блока 26 управления соединены с первым управляющим входом 12 прямого счета и вторым управляющим входом 13 обнуления второго счетчика 11, выходы которого являются выходными шинами 28 преобразователя. Блок 18 синтеза кодов (фнг. 2)выполнен на элементах ИЛИ 31 - 31шинвертора 32 1 - 32 , шэлементах И 33, - 33 щи содержит шину34 постоянного сигнала логического "О",Блок 26 управлейия (фиг, 4) выполнен на постоянном запоминающемустройстве 35, коммутаторе 36, генераторе импульсов 37, счетчике 38,регистре 39, КЯ-триггере 40, дешифраторе 41, цифровом блоке сравнения 42.Аналого-цифровой преобразовательработает в двух режимах: режиме поверки и, режиме непосредственного преобразования входной аналоговой величины А в цифровой двоичный код.В режиме поверки происходит определение щ переходных кодовых комбинаций. Переходная кодовая комбинация-го разряда ЦАП 3 соответствует ана,логовой величине А 1 на выходе ЦАП 3,значение которой меньше, реальноговеса -го разряда преобразователяна величину младшего значащего разряда. Определение переходных кодовыхкомбинаций начинается с разряда, вескоторого отличается от двоичного вегса. Так для 1-кода Фибоначчи с младшими весами разрядов 8, 5, 3, 2,1 определение переходных кодовых комбинаций будет производиться с 3-горазряда.В режиме поверки по сигналу блока 26 управления первый счетчик 4начинает работу в режиме прямого счета импульсов до включения первого, изповеряемых разрядов. При включенииэтого разряда аналоговая величинаА 1, установившаяся на выходе ЦАП 3,запоминается В аналоговом запоминающем блоке.16 по сигналу блока 26 управления. Выход блока 16 в режимеповерки через переключатель 14 коммутируется на вход блока 1 сравнения,величины Аи А будут равны и си 1 нал У на выходе 2 блока 1 сравнениясоответственно будет равен 1. Послеэтого блок 26 управления переводит 5 10 15 20 25 30 35 40 45 50 55 первый счетчик 4 в режим обратногосчета импульсов до момента изменениясигнала У на выходе 2 блока 1 сравнения. Содержимое счетчика 4 приэтом будет представлять собой переходную кодовую комбинацию, котораяпо сигналу блока 26 управления запишется в первый регистр блока 21 регистров. Затем счетчик 4 опять переводится в режим прямого счета импульсов до включения следующего проверяемого разряда. Процедура.определения2-й и всех последующих переходных кодовых комбинаций будет аналогична определению первой. Пример определенияпереходных кодовых комбинаций приведен в табл.1.В режиме непосредственного преобразования входной аналоговой величины А в .код преобразователь работаетследующим образом,С входной шины 27 преобразователяаналоговый сигнал А коммутируетсяна первый вход блока 1 сравнения.На.второй вход блока 1 при этом по- ,ступает компенсирующий аналоговыйсигнал А к, формирующийся на выходецифроаналогового преобразователя 3.Разность указанных величин А д А - Апреобразуется в код методомпоследовательного счета, При этомсчетчики 4 и 11 работают в режимепрямого счета импульсов. В процессесчета содержимое каждого из регистров РГ блока 21 регистров постоянно сравнивается при помощи блока 19цифровых схем сравненияс соответствующей группой из и - щ +разрядовсчетчика 4. Здесь и - количество разрядов ЦАП, ш - число переходных кодовых комбинаций,- номер регистра,хранящего д-ю переходную комбинацию.Если после поступления очередного счетного импульса блок 19 цифровых схем сравнения выработал сигнал2 = 1 о равенстве содержимого -горегистра с соответствующей группойразрядов счетчика 4, то блок 26 управления переводит счетчик 4 изрежйма счета в режим записи. Блок 18синтеза кода по содержимому счетчика4 и выходным сигналам блока 19 цифровых схем сравнения формирует код,аналоговый эквивалент которого точно на величину младшего кванта больше выходной аналоговой величиныЦАП 3 на данном такте. На следующемтакте происходит запись содержимого блока 18 синтеза кодов в счетчик97078 4 1 3 1 2 65 1 Выход АЗБ 16 Выход ЦАП 3 Режим Такты веса разрядов ЦАП 5 3 . 2 1 А 2 12 9 А 1 0.счет 1 0 0 О 0 13 0 1 5 14 6 1 5 1 0 0 О 0 5 0 0 0 16 0101-Р 5 Прямой счет7 1, 4, счетчик 11 при этом продолжаетработу в режиме прямого счета. Затем счетчик 4 вновь переводится в режим прямого счета импульсов и функционирует в этом режиме до следующего срабатывания блока 19 цифровых схем сравнения, При достижении компенсирующим сигналом ЦАП 3 Ак величины входного сигнала Ах блок 1 сравнения вырабатывает сигнал У = 1, и процесс преобразования заканчивается. Содержимое второго счетчика 11 при этом прецставляет собой скор" ректированный результат преобразования,. Пример работы устройства при А =13 приведен в табл. 2.функционирование устройства в режиме непосредственного преобразования входного аналогового сигналав код может периодически прерываться для осуществления цикла поверки. Частота перехода из режима врежим определяется скоростью изменения реальных весов разрядов цифроаналогового преобразователя 3 изависит от стабильности параметрованалоговых узлов ЦАП 3 и скорости 1 О изменения внешних условий.Предлагаемое устройство позволяет создавать.высоколинейные АЦП,построенные с применением низкочастотных цифроаналоговых преобраэова телей, максимальные. значения относительной погРешности В О,яц Р) фо 4- мирования которых определяются соотношениемКЕ., (Р) = м-Р - 4 Рр 20 где к- основание .системы счисления.Таблица 1Ф5 5 1 -11197078 Продолжение табл,1 6 5 4 3 2 1 ВыходАЗВ 16 Режим Выход ЦАП 3 Такты 12 9 5 3 2 1 А 2А 1,9 1 -1 0 0 0 9 0 11 1 -1 1 19 1 0 9 О О 0 10 1 -1 0 9 1 0 0 9 0 ямой счет0 0 О 0 121 чет атнь 0 0 12 1 1 12 0 . 14 00 12 а б а 2 Таклок сины еза кодо счетчи 4 альные веса 0 Счет 0 0 О О 000100 0 1 0 1 0 0 2 Запись чет 4 01000 0 0 пи Счет 00 6 0 0 00110 0 1 8 0 01000 8 0 0 1 0 Реальные веса разрядов ЦАП Е, Запись71112 1.1 97078 Продолжение табл.2 111Блок син-,теза кодов Такты Реальные веса ЦАП 3 9 0 1 0 0 0 0 - Счет 9 0 0 10 0 1 0 0 10 Е Запись 11