Амплитудно-временной квантователь с регулируемым порогом

Номер патента: 898478

Опубликовано: 15.01.1982

Авторы: Бареев, Столяров

МПК: G07C 9/00

Метки: времени, входа, выхода, регистрации

...17 отображения, блок 18 печати.Блок б управления, блок 8 регистрации, программный блок 12 реализованы на базе микропроцессоров иу 5 перепрограммируемых постоянных запоминающих устройств.При наличии заявки с любого блока 2 считывания, коммутатор 3 последовательно опрашивает и отыскивает блок считывания, в котором содержится код жетона-пропуска. Датчики 1 направления дополняют этот код кодом направления движения (приход на предприятие или уход иэ предприятия). Полученный код через коммута/ тор 3 поступает в приемный регистр 4 и через него в блок 5 контроля кода. Код жетона-пропуска определяет адреса ячеек программного блока 12 и блока 8 регистрации. Если код жетона-пропуска считан верно, то блок б управления считывает код...

Номер патента: 1559421

Опубликовано: 23.04.1990

Авторы: Бронников, Гриненко, Жук, Носов, Серый

МПК: H04L 27/18

Метки: модуляцией, относительной, связи, фазовой, фазоимпульсной

...в результате вычисления по следующей формуле:Л= йЕ - Т)/С 1- к- л- 2, епеег (дЕ - Т)/С хх 2 1- 1,где епй 1 егХ - целая часть числа Х,Остальные два бита информацииполучаются аналогично (за исключением отсутствия величины Т) с помощью решающего блока 38, блока 37,блока 36 иэ разностей фаэ,получаемых в устройстве 31 из запомненныхв блоке 26 значений выходного сигнала Фазового детектора 28. В блоке41 2-й и (К)-й бит сообщения запоминаются и выдаются в виде параллельного К-разрядного кода П ц(С)к получателю информации вместе ссопровождающим импульсом 11 (Е).Блок 3 синхронизации может бытьвыполнен так, как показано наФиг.3, Входное дискретное сообщениец (й) синхронизирует генератор 44,частота которого делится в 2разв делителе 45, Выходные...

Номер патента: 1166338

Опубликовано: 07.07.1985

Авторы: Гольдфельд, Стариков

МПК: H04L 27/227

Метки: демодулятор, корреляционный, модуляцией, сигналов, угловой

...с частотой замира,ний в радиоканале. В высокоско" ростных системах передачи дискретной информации, где длительность элементарной посылки в сотни разменьше квазипериода замираний, составляющего О, 1-0,05 с, условие(3),легко реализуемо.Уровень флуктуационных помехна выходе амплитудного детектора 13меньше, чем на входе в П Т раз,где П - полоса пропускания радиотракта приемника, эа счет суженияширины их спектра. Составляющиеполезного сигнала с частотой манипуляции Г : или ее гармоники,а также межсимвольные помехи, привыполнении условия (3) на выходамплитудного детектора 13 не попадут, так каК в принимаемом сигнале используется угловая модуляцияи интервал действия межсимвольныхпомех не превышает (4-5)Г .С учетом изложенного...

Номер патента: 1023378

Опубликовано: 15.06.1983

Авторы: Василенко, Мустафин

МПК: G08C 15/06

Метки: информации, сжатия

...регистр коэффициентов верхнего четырнадцатый в:.ход - с пятыми входа- допуска, регистр коэффициентов ниж- ми буферного блока памяти и первого него допуска, первый сумматор и счет регистра сдвига и четвертым входом чик тактов, введены буферный блок второго регистра сдвига, выход кото". памяти, накопитель существенных от- рого соединен с четвертыми входами счетов, первый и второй регистры сдви- первого сумматора и первого блока выСигнал "Пуск" поступает с пульта управления на второй вход блока 6 и, запускает его. Блок 6 вырабатывает . первый управляющий сигнал, который поступает на второй вход блока 7, на 5 первый вход которого поступает сжи" маемая информация с первого входа устройства, Первый управляющий сигнал поступает также на...

Номер патента: 1510551

Опубликовано: 27.11.1996

Авторы: Горностаев, Теуш, Уколов

МПК: G01S 7/36, H03G 3/20

Метки: логарифмический, приемник

1. Логарифмический приемник, содержащий первый и второй блоки памяти, блок вычитания и последовательно соединенные блок задержки, генератор контрольных сигналов, входной блок линейного радиочастотного преобразования, полосовой фильтр и логарифмический усилитель, при этом информационные входы первого и второго блоков памяти соединены между собой, выходы первого и второго блоков памяти соединены с дополнительными входами блока вычитания, первый и второй выходы блока задержки соединены с управляющими входами соответственно первого и второго блоков памяти, отличающийся тем, что, с целью исключения искажений принимаемого сигнала, в него введены последовательно соединенные источник опорного напряжения, дополнительный блок вычитания и блок с...