G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Страница 19

Сдвиговый регистр

Загрузка...

Номер патента: 1587590

Опубликовано: 23.08.1990

Автор: Сумленный

МПК: G11C 19/00

Метки: сдвиговый, регистр

...Одновременно в триггере 4 фиксируются данные с выхода элемента 3 задержки, величина задержки 1 в котором определяется выражением время обращения к регистру;большее из времени перехода блока1 памяти в режим записи и временипереключения блока 4; МЛ 1М,Ф Л 1; - интервал времени, учитывающийизменение временных параметровэлементов схемы. По заднему фронту тактового сигнала на входе 6 блок 1 памяти переходит в режим считывания. По этому же фронту тактового сигнала на входе 6 изменяется состояние счетчика 2 и, следовательно, данные считываются по новому адресу. Длительность 12 с игнала записи определяется выражением Общее время цикла запись-считывание (время обращения к устройству) определяется выражением где 1, - большее из времени...

Устройство для сдвига

Загрузка...

Номер патента: 1587591

Опубликовано: 23.08.1990

Автор: Мархасев

МПК: G11C 19/00

Метки: сдвига

...которая теряется,Для чтения информации по строкам на вход 7 адреса подается код адреса блока 2 памяти, на вход 8 - сигнал выборки, мультиплексоры 3 выбора режима сигналом на входе 12 выбора режима устанавливаются в состояние пропускания на выход сигнала с первого входа, по импульсу на входе 10 информация из блоков 2 памяти всех ступеней 10 переписывается в О-триггеры 4 этих же ступеней и выдается на параллельные выходы 13. Для чтения другой строки процесс повторяется после установки другого адреса,реса блока 2 памяти, мультиплексоры 3 выбора режима сигналом на входе 12 выбора режима устанавливаются в состояние пропускания на выход сигнала с второго входа и при этом О-триггеры 4 соединяются в це 20 почку, образуя обычный сдвиговый...

Распределитель тактов

Загрузка...

Номер патента: 1594608

Опубликовано: 23.09.1990

Авторы: Венжик, Лавров

МПК: H03K 17/62, G11C 19/00

Метки: распределитель, тактов

...и 5 яла ит(р з .тдттт (тнь й 2,ьтв(01гтясилгтетепя иттзс тьй 2,гогГ, Каттв"гВЕ КОКу ТЯторд ИСОЛЬЗ я- ЕТСЯ ОДНОГтоло т ЬВЯ ПЕРЕЗ.тЮтВТЗЛЬ Н:. тнд НдпгЯВЛЕН,ЯРдспиЕ тЕ:ГИГЕЛЬ ТВКТОВ рдсотаЕТил(т -т., Обр:,О ПоЯк отУ ЯК:ТО БОГ Г СИГ ЕЯЛВ Яг" г 8 кгт 1 г Бмдгиоптьй ("тг на г кахоДЯтк"5 С 5 На БХОГЕЗсПИСЫВВ.ЕТСЯ Бтриггер " и на его прямом выходз,д соо-БстственонБхор е 5выходе 6 появпяегся си "нал такого;келои:Я 2 Ос а( Б. кат( г ня входепостЯ(к(пй Тас-, е за и (, втьвт Ин 5 орВ -гГгОНПЬ.-.",; БХОг (022.тгВГС,В - , ,ИГНЯГ Синвер ного вьо(д-:, гриГ. ераТОту-"паЕТта В0 2, " 0;2,УТ Дтоге ( КС:,.мт 2 иттгети вд,ьпоотЛаювв ня егс;т(Егт" г г" г ся т ;т ПЯО,- ; а з ньг( Сит НялсВ ня входах 8 ь, ., сл едт 20 Рк ООО В 3 0 . При сиГнюе-...

Параллельный асинхронный регистр на кмдп-транзисторах

Загрузка...

Номер патента: 1599899

Опубликовано: 15.10.1990

Авторы: Романовский, Кондратьев, Гольдин, Цирлин

МПК: G11C 19/00

Метки: кмдп-транзисторах, параллельный, регистр, асинхронный

...цепочка перетягивает инвертор 5), а на выходе инвертора 4 появляется низкий потенциал. Только после того, как информация запишется во все ячейки памяти 1 - 3 и потенциал на выходах их инверторов 4 станет противоположен потенциалу на соответствующих информационных входах 15 - 17, произойдет переключение элемента 11 и на его выходе появится высокий потенциал, который закроет транзис 5 10 15 20 2 б 30 35 торы 8 ячеек 1 - 3, т.е. отсечет их от информационных входов 15 - 17. После этого переключится инвертор 1 О и на его выходе, т.е. выходе 14 регистра появится низкий потенциал, что свидетельствует о завершении переходных процессов в этой фазе работы регистра.После этого произвольным образом могут изменяться сигналы на информационных входах...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1599900

Опубликовано: 15.10.1990

Авторы: Александров, Антонов

МПК: G11C 19/00

Метки: запоминающее, буферное

...9 импульсов, регистр 10 входных данных, эле мент ИЛИ 11, ключ 12, Элемент И 13, триггер 14, одновибратор 15, элемент НЕ 16, схему 17 сравнения, КЯ-триггер 18 и элемент И 19. Устройство работает следующим образом.При поступлении импульса записи ЗП или импульса считывания СЧ состояние счетчиков адресов записи 5 или адресов чтения 6 меняется. При совпадении значений адреса записи или адреса чтения схема сравнения 17 на выходе выставляет сигнал равенства кодов.Этот сигнал в зависимости от состояния КЬ-триггера 18 проходит или не проходит через элемент И 19 на выход устройства.Сигналы равенства адресов при переходе счетного импульса на вход счетчика 6 адресов чтения не проходит на информационный выход устройства, так как этот счетный...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1603437

Опубликовано: 30.10.1990

Авторы: Кравченко, Кондратьев, Варшавский, Цирлин

МПК: G11C 19/00

Метки: запоминающее, буферное

...00 запрещен;Значения на выходе 19 устройства соответствуют следующему: б - информацияподготовлена для передачи из последнейячейки, 1 - информация в последней ячейке 50не подготовлена.Значения на входе 18 устройства соответствуют следующему: 1 - приемник готовк приему информации, 0 - приемник принялинформацию иэ устройства, 55Запись информации в ячейку памяти 1,1по входам 9,р и 10,р происходит тогда, когцав ячейке 1 ф) записана информация, а вячейке 1 1+1) информация стерта, Стираниеинформации в ячейке 1, происходит тогда,когда в ячейке 1 Л 1) информация записана,Сложность реализации ячейки памяти предлагаемого устройства составляет 2 гп+2 элемента И-НЕ против 4 п 1 в прототипе,Формула изобретения Буферное запоминающее устройство,...

Регистр сдвига

Загрузка...

Номер патента: 1607015

Опубликовано: 15.11.1990

Авторы: Иосипов, Курячьев, Загитов, Кавказский

МПК: G11C 19/00

Метки: сдвига, регистр

...который может записаться в первый разряд регистра по переднему фронту очередного тактового импульса.В результате произойдет искажение интервала между первым и вторым импульсами обрабатываемой импульсной последовательности: на входе регистра интервал между передними фронтами нм7015 40 45 50 55 5 160пульсов равен ЗТ, а в регистре интер-,вал между ними ранен 2 Т.Импульсы обрабатываемой последовательности передвигаются в регистре,появляясь поочередно на его выходах16-20. 11 ри этом в момент временипервый импульс появляется на выходе17 триггера 4 5 и через элемент ИЛИ 7в виде сигнала логической 1 поступает н а один из входов элемента И 8,н а другом входе которого присутствуеттакже сигнал уровня логической единицы с выхода...

Параллельный асинхронный регистр

Загрузка...

Номер патента: 1607016

Опубликовано: 15.11.1990

Авторы: Цирлин, Варшавский, Кондратьев, Романовский

МПК: G11C 19/00

Метки: регистр, параллельный, асинхронный

...запишется во всеячейки 1-3 памяти ипотенциалы на выходах их инверторов 4 станут противоположными потенциалам на информационных входах 18-20, произойдет переключение элемента 9 управляющего триггера 8. При наборе значений на информационных входах 18-20, не требующем переключения ячеек 1-3 памяти, переключение элемента 9 триггера 8 вызывается только появлением низкого потенциала на выходе элемента 13. Одновременно с этим низкий потенциал, поданный на вход 17 регистра, вызывает появление высокого потенциала на выходе элемента 11, Переключение элементов 9 и 11 вызовет в свою очередь срабатывание элемента 10 управляющего триггера 8, на выходе которого появится низкий потенциал,7016 6транзисторах по сравнению с прототипом (при любом...

Устройство для сдвига информации

Загрузка...

Номер патента: 1607017

Опубликовано: 15.11.1990

Авторы: Редченко, Яворский

МПК: G11C 19/00

Метки: информации, сдвига

...на первом выходе распределителя 3 появляется импульс, устанавливающий в состояние "1" триггер 12,35 на выходе элемента 13 формируется сигнал "1", а на выходе ицвертора 14 - сигнал "О". Формирователи 15, 16 срабатывают от перепада импульса, в данном случае, например, от перепа О да с уровня "О" ца уровень "1". В этом случае на выходе формирователя 16 формируется импульс (1 Тм), который переписывает младший разряд сдвигающего регистра 1 в триггер 4, сдви гает информацию в регистре 1 ца один разряд и одновременно разрешает про - хождение информации с выхода элемента 5 через элемент И 7 и элемент ИЛИ 9 на выход 21 устройства, Таким образом, по первому входному сигналу ца выход устройства сдвига выдается информация, соответствующая...

Реверсивный регистр сдвига

Загрузка...

Номер патента: 1608751

Опубликовано: 23.11.1990

Авторы: Стратиенко, Кожемяко, Квитка, Короновский

МПК: G11C 19/00, H03K 17/76, H03M 9/00 ...

Метки: сдвига, реверсивный, регистр

...код с основанием /2, если четные разряды данного кода записаны в первый регистр 1 сдвига, а нечетные - во второй регистр 2 сдвига. Для выдачи кода ./2 необходимо к шине 11 приложить нулевой сигнал, а к шине 12 - единичный сигнал. В случае формирования 2 п разрядного двоичного кода к шинам 11 и 12 прилагаются нулевые сигналы. Аналогичные сигналы обеспечивают выдачу двух независимых двоичных кодов Ф 1 и Лг. Причем 2 л-разрядные коды присутствуют на выходах 10 о - 10 г, л-разрядные У и Ц соответственно на выходах 100 - 1 О и 10 - 10 г. . Сдвиг вправо происходит синхронно при подаче фронта импульса синхронизации на шину 13, когда на входе 5 о высокий уровень (единичный сигнал), а на входе 5 низкий уровень (нулевой сигнал) регистров 1 и 2...

Параллельный асинхронный регистр на мдп-транзисторах

Загрузка...

Номер патента: 1615807

Опубликовано: 23.12.1990

Авторы: Романовский, Варшавский, Цирлин, Кондратьев

МПК: G11C 19/00

Метки: регистр, параллельный, мдп-транзисторах, асинхронный

...процесса записи в регистр.Сразу после этОГО мсжнО начать изме"некие значений на информационных входах16 - 18 регистра, подготавливая разряды нового кода для записи. При этом, поскольку ка затворы транзисторов 10 элементов 6 ячеек памяти 1 - 3 поступают значения "0" с управляющего выхода 19 регистра, эти транзисторы закрыты и не препятствуют изменению значений на информационных входах 16 - 18 ячеек 1 - 3 памяти (не пропускают на эти входы потенциал шины 23 регистра, к которой через открытые транзисторы 9 этих элементов подключены стоки транзисторов 10),Перед тем как осуществить очереднуюзапись разрядов кода в регистр необходимопривести его в исходное состояние, для чего на управляющий вход 15 регистра подается значение "0". В...

Сдвиговый регистр

Загрузка...

Номер патента: 1624528

Опубликовано: 30.01.1991

Автор: Киляков

МПК: G11C 19/00

Метки: регистр, сдвиговый

...образом освобождаются третья 1,3 и последующие ячейки памяти, включая ячейку 1,(п - 1) памяти.В ячейке 1.п памяти код первого слова сохраняется, поскольку на входах ее элементов И 8.1 - 8 лп отсутствуют сигналы, обеспечивающие формирование сигналов сброса ВЗ-триггеров 2,1 - 2.щ этой ячейки через блокирующие элементы ЗАПРЕТ 7,1 -7.гп, открытые нулевыми сигналами с выхо- лизирует об отсутствии информации в сдвидов записывающих элементов ЗАПРЕТ 3,1- говом регистре,З,гп ячейки 1,п памяти. Соответственно единичный сигнал наСохранение кода первого слова в ячей- выходе этого элемента ИЛИ 5 указывает наке 1.п памяти приводит к запиранию по ин наличие в ячейке 1,п памяти информации,версным входам ее записывающих которая должна быть воспринята...

Многофункциональный регистр

Загрузка...

Номер патента: 1624529

Опубликовано: 30.01.1991

Авторы: Натрошвили, Кахишвили, Крихели, Имнаишвили, Чхаидзе, Гикошвили

МПК: G11C 19/00

Метки: многофункциональный, регистр

...в разных режимах работает следующим образом.Рассмотрим, как происходит обнуление регистра. С этой целью на управляющий 5 вход 26 подается единичный импульс длительностью не менее гз + г Поскольку на остальных управляющих входах регистра установлены низкие уровни потенциала, то на выходе первого элемента ИЛИ 10 будет 1 установлен "0". Согласно описанному принципу действия управляющего сигнала с входа 26 регистра на заднем фронте этого сигнала в регистр будет записан результат конъюнкции "0" на выходе первого элемен та ИЛИ 10 и содержимого ВЯ-триггера 2 каждого разряда 1, т. е. произойдет обнуление регистра.Для параллельного ввода информации в регистр код подается на информационные 20 входы 221 - 22 разрядов 1 регистра,Ввод можно...

Параллельный асинхронный регистр

Загрузка...

Номер патента: 1624530

Опубликовано: 30.01.1991

Авторы: Кондратьев, Варшавский, Романовский, Цирлин

МПК: G11C 19/00

Метки: параллельный, регистр, асинхронный

...5 ячеек памяти 1 - 3,Заметим, что низкий потенциал на управляющем выходе 23 регистра закрывает транзисторы 9 и делает нечувствительными ячейки памяти 1-3 и управляющий триггер 10 к изменению значений сигналов на информационных входах 25-27 (отсекает регистр от информационных входов).После этого произвольным образом могут изменяться сигналы на информационных входах 25-27 ячеек памяти 1 - 3 с тем, чтобы к моменту следующей записи кода в регистр на этих входах были установлены значения, соответствующие разрядам записываемого кода,Перед новой записью кода регистр должен быть возвращен в начальное состояние, для чего на управляющий вход 24 подается низкий потенциал, закрывающий транзистор 22. Это вызывает появление высокого...

Регистр сдвига

Загрузка...

Номер патента: 1624531

Опубликовано: 30.01.1991

Авторы: Мараховский, Варшавский, Таубин, Кишиневский, Кравченко

МПК: G11C 19/00

Метки: сдвига, регистр

...1 б и инверсный 17 выходы регистра через У 1, У 2, выходы элементов 4 - 7 входного преобразователя 2 через Ч 1 - Ч 4, выходы 12 - 15 последней ячейки регистра через Я 1 - Я 4, а выходы элементов 10, 11 выходного преобразователя 3 через 21, Е 2.Входной преобразователь 2 осуществляг т перекодирование информации в соответствии с табл. 1, а выходной преобразователь 3 - с табл. 2,Пусть на вход регистра поступает некоторый парафазный код (например, 10), в каждом из разрядов регистра хранится некоторая информация в коде О/4, пусть в 1 - м разряде это будет код 0111 в основном триггере, а в п-й ячейке - код 1101 в основном и код 1011 во вспомогательном триггере. Выходной преобразователь перекодирует этот код в код 10 на парафазном выходе...

Д-триггер

Загрузка...

Номер патента: 1624532

Опубликовано: 30.01.1991

Авторы: Мадатов, Капралов, Волков, Гришин

МПК: G11C 19/00

Метки: д-триггер

...в проверяемую схему последовательным кодом задаются данные, требуемые на очередном этапе проверки, Выход 0 последнего разряда сдвигового регистра является выходом24 сканирования, через который последовательно выводится результат предыдущего10152025303540455055После определенного числа сдвигов состояние сдвигового регистра (результат1624532 я,Тип триггера,получаемый на элементе памяти синхр Я в т инам нныиерескийр,упрпо и втригемы ожнтельному фр1" ту сигнала С 10" Динамическийие О триггер,испе эуемый,как ячесленгового регра и управляе,по положительму фронту сигн) С ольйка стмый нопроверки) может быть прочитано полностью,Переход из режима сдвига в режим работы по системному синхроси налу осуществляется подачей на входы СН всех О -...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1624533

Опубликовано: 30.01.1991

Авторы: Лелис, Ендалов

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 16 (и1, целое, количество цепей параллельного кода), сохраняется состояние, соответствующее предыдущему (" ноль" или "единица."). Если же поступившая комбинация символов соответствует символам буквенного или цифрового регистров, то она анализируется в дешифраторе 14 или 15, после чего сигналы от дешифратора 14 или 15 поступают в элемент ИЛИ 17 и в триггер 18. Если поступает комбинация символов буквенного регистра, то триггер 18 срабатывает и начинает выдавать на (и + 1)-й вход накопителя 16 и одновременно элемент ИЛИ 17 выдает единичный сигнал запрета 5Ф 10 15 20 25 30 35 40 45 50 55 на блок 13 управления, который по этому сигналу запрещает запись регистровой комбинации символов в накопитель 16. В случае, когда поступает...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1624534

Опубликовано: 30.01.1991

Авторы: Запалатовский, Захарова

МПК: G09G 1/16, G11C 19/00

Метки: запоминающее, буферное

...из всех МП, Следовательно. функция Я (х, у) должна обеспечивать на всех строках растра последовательное распределение ЭИ по всем МП, При записи последовательности вырабатываемых графическим процессором ЭИ должна обеспечиваться минимальная частота выборки одноименных МП. Следовательно, функция Я (х, у) должна обеспечивать в соседних строках изменение порядка следования ЭИ, одним из вариантов такого изменения могут быть сдвинутые друг относительно друга последовательности распределения ЭИ.Иллюстрацией применения изложенных соображений может служить рассматриваемый далее вариант технической реализации предлагаемого запоминающего устройства для растрового дисплей. В нем принято й = 2 = 8. На фиг. 2 представлензфрагмент растра дисплея, где...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1626262

Опубликовано: 07.02.1991

Авторы: Захарова, Запалатовский

МПК: G11C 19/00, G09G 1/16

Метки: буферное, запоминающее

...распределение ЭИ по всем МО, С другой стороны, при записи последовательности вырабатываемых графическим процессором ЭИ должна обеспечиваться минимальная частота выборки одноименных МП. Следовательно, функция 8 (х, у) должна обеспечивать в соседних строках изменение порядка следования ЭИ, одним из вариантов такого изменения могут быть "сдвинутые" друг относительно друга последовательности распределения ЭИ. 5 10 15 20 25 30 35 40 45 50 55 Иллюстрацией применения изложенных соображений может служить рассматриваемый далее вариант технической реализации буферного запоминающего устройства для растрового дисплея. В нем принято й -2 -8. На фиг. 2 представлен фрагмент растра дисплея, где каждая клетка, соответстсующая ЭИ, помечена номером МП,...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1635220

Опубликовано: 15.03.1991

Авторы: Околотенко, Мутеремов, Шульгина, Бондаренко, Щербак, Федоров

МПК: G11C 19/00

Метки: запоминающее, буферное

...логического уровня с выхода 0-триггера 7 разблокирует группу элементов И 1 по вторым входам, которые пропускают входную кодовую комбинацию с информационных входов 8 устройства на соответствую в 45 щие входы регистра 2. При этом соответствующие разряды регистра 2 устанавливаются в единичное состояние, т.епроисходит запись информации, По достижении счетчиком 4 импульсов такого состояния, когда на выходе старшего разряда появляется сигналвысокого логического уровня, О-триггер 7 устанавливается в нулевое состояние, поскольку на его Р-входе присутствует уровень О с выхода элен 1155 мента ИЛИ-НЕ 3 (кодовая посылка ещене закончилась). Переключившись, Р- ,триггер 7 блокирует по вторым входам группу элементов И 1, благодаря чемузапись...

Сдвигающий регистр

Загрузка...

Номер патента: 1635221

Опубликовано: 15.03.1991

Автор: Гусаков

МПК: G11C 19/00

Метки: регистр, сдвигающий

...И-НЕ 13 появляется "0", на выходе элемента И-НЕ 30 14 появляется "1", на выходе элемента И-НЕ 9 образуется "0", на выходе элемента И-НЕ 10 образуется "1" и на выходе элемента И-НЕ 11 формирователя 1 тактовых импульсов появляется "0", Так как на первом и втором входах35 первой группы элемента И-ИЛИ-НЕ 5 данного разряда 2 организовались "0" и "1" соответственно, запись информации в регистр запрещена и Разрешен 40 сдвиг информации из данного разряда 2 в последующий разряд 2. На первых входах элементов И-ИЛИ-НЕ 7 и 8 данного разряда 2 организовались " 1", поэтому перезапись из основного триг гера 3 во вспомогательный запрещена.Так как на выходе элемента И-ИЛИНЕ 8 данного разряда 2 логический "О" на выходах элемента И-НЕ 4 и элемента...

Устройство для сдвига и преобразования информации

Загрузка...

Номер патента: 1642526

Опубликовано: 15.04.1991

Авторы: Коршунова, Коршунов, Гудков

МПК: G11C 19/00

Метки: сдвига, информации, преобразования

...- второй и т.д.), второй байт - во второй, третий - в третий и четвертый - в четвертый сдвиговые регистры группы 6 регистров сдвига.Во время приема первого байта второго слова третий байт первого слова из третьего сдвигового регистра группы 6 регистров сдвига через селектор 7 будет переписан в регистр 4 сдвига и выдан параллельным кодом с выходов 12 в приемник информации, а первый байт второго слова будет записан в освободившийся третий сдвиговый регистр группы 6 регистров сдвига. После этого в приемник информации будет выдан первый, далее четвертый и затем второй байты первого слова, а в первом сдвиговом регистре группы 6 регистра сдвига будет находиться второй байт, во втором - четвертый, в третьем - первый и в четвертом - третий...

Реверсивный регистр сдвига

Загрузка...

Номер патента: 1642527

Опубликовано: 15.04.1991

Авторы: Рустинов, Ефименко, Какурин, Макаренко

МПК: G11C 19/00

Метки: регистр, реверсивный, сдвига

...в нулевое, э триггеров 1 ячеек (и -+ 1), , и - в единичное состояния.При дальнейшей подаче импульсов сдвига состояние регистра не изменяется, При установке единичного сигнала на шине 22 управления режимом сжатая информация выводится из регистра сдвигом вправо,Время сжатия информац.л вправо - од и н та кт.В режиме уплотнения влево нэ вход 22 управления режимом подается нулевой, на вход 23 - нулевой, на вход 24 - единичный сигналы. Соответственно нулевое значение сигнала поступает на первые входы элементов ИЛИ - НЕ 4 и 5 всех ячеек, на вход стробирования дешифратора 13, Единичный сигнал с входа 24 поступает на вход стробирования дешифратора 14 через элемент ИЛИ 16, эапрещая декодирование двоичного кода суммы, Врезультате на всех выходах...

Оптоэлектронный регистр сдвига

Загрузка...

Номер патента: 1646000

Опубликовано: 30.04.1991

Авторы: Кнаб, Фролов, Красиленко, Лищинская, Михальниченко

МПК: G11C 19/00

Метки: сдвига, регистр, оптоэлектронный

...ячейке 8 й памяти по цепи: первыйбиспин-фотоприемник 12, первый светодиод 9 и индикационный светодиод11 протекает ток, под воздействиемкоторого появляется сигнал на оптическом выходе светодиода 11. Оптический сигнал от возбужденного первогосветодиода 9 облучает второй биспинфотоприемник 13 этой же ячейки 8 й ноэтого недостаточно для перевода второго биспин-фотоприемника 13 в состояние "1", поскольку действует сигнал на выходе 7В следующий момент времени с подачей световог у импульса на выход 6управляющий шины и при отсутствииего на выходе 7 включается второйбиспин-фотоприемник 13, а первыйбиспин-фотоприемник 12 выключается,причем второй биспнн-фотоприемник 13включается раньше, чем выключаетсяпервыйр поскольку время...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1646001

Опубликовано: 30.04.1991

Авторы: Квашенников, Галкин

МПК: G11C 19/00

Метки: запоминающее, буферное

...счетчиком 3, из накопителя 1 поступает через блок 20 элементов ИЛИ на инФормационный вьход 11 устройства.Значения вь.ходов счетчиков 3 н 9 сравниваются элементом 36 сравнения в блок 4 сравнения. При достижении равенства этих значений едициччый сигнал с выхода элемента 36 сравнения г.остугаст ца третий вход элемента И 37, на пе сом входе которого уже находи;ся сигнаг разрешения с выхода триггера 35. Первый же импульс с тактового входа 13 через элемент И 3/ поступает на Б-вход триггера 29, в результате чего на выход 12 устройства паступает единичный сигнал оконча.ия считывания, на выход 19 - сига. снятия включения излучения. Устройсто прекращает выдачу информации. Триггеры 28, 27 и 30 5 10,Ю 75 30 35 40 45 50 и сч тчик 31...

Регистр

Загрузка...

Номер патента: 1647650

Опубликовано: 07.05.1991

Авторы: Косяков, Харламов, Голубцов, Пархоменко

МПК: G11C 19/00

Метки: регистр

...50 вый основной разряд состоит из триггера, элемента НЕ, элемента И-ИЛИ, элементаИ-НЕ и элемента ИЛИ/ИЛИ-НЕ, а резервный разряд состоит из триггера, элемента НЕ и элемента И-НЕ, причем С-входы триггеров каждого разряда являются тактовым входом регистра, а В- и Я-входы соединенысоответсвенно с входом и выходом элемента НЕ данного разряда, прямой выход триггера каждого основного разряда соединен спервым входом первой группы элемента ИИЛИ данного разряда, выход которого является соответствующим информационным выходом регистра, первый вход второй группы элемента И-ИЛИ каждого основного разряда, кроме последнего, соединен с прямым выходом триггера последующего разряда, а первый вход второй группы элемента И-ИЛИ последнего основного...

Регистр

Загрузка...

Номер патента: 1647651

Опубликовано: 07.05.1991

Авторы: Гордеев, Лихачев, Кучинский, Якушев

МПК: G11C 19/00

Метки: регистр

...поступающих на установочные входы, осуществляется схемой защиты, реализованной на формирователях 10, 14, элементе И-НЕ 1. элементе 7 задержки и элементе ИЛИ 4, которые работает аналогично описанному (фиг.2, поз,28 - 30).Импульс, сформированный на инверсном выходе формирователя 14, разрешает работу формирователей 12 и 13, ячеек 16 памяти по установочным входам, а также блокирует работу регистра по тактовому входу 22, тем самым определяя приоритет установочных входов(фиг,2, поз,26, 29), Кроме того, за счет взаимной блокировки формирователей 12 и 13 введен приоритет первого пришедшего по входам установки управляющего импульса (фиг.2, поз.29 -32), Сформированный на прямом выходе соответствующего формирователя 12 или 13 сигнал по...

Буферное запоминающее устройство

Загрузка...

Номер патента: 1654875

Опубликовано: 07.06.1991

Авторы: Сидоренко, Петренко, Горбель, Остроумов

МПК: G11C 19/00

Метки: запоминающее, буферное

...посылки на входы 37 нины управления поступает управляющее слово в сопровождении адресных сигналов на входе 36 и сигнала синхронизации управления на входе 35 устройства и записывается 4 О регистр 5 аналогично описанному. Значение разрядов управляющего слова соответствует значению разрядов управляющего слова при приеме информации первой посылки за исключением того, 45 что в третьем разряде, определяющем режим обработки информации (прием первой или второй информационной посылки), устанавливается единица, а значение разрядов кода порога селекции может быть любым, так как этот код при приеме информации второй посылки в ее обработке не участвует. Сигнал с выхода элемента И 21, по которому записывается управляющее слово в регистр 5, как и...

N-разрядный буферный регистр

Загрузка...

Номер патента: 1656597

Опубликовано: 15.06.1991

Авторы: Сколецкий, Грановский, Мамедов

МПК: G11C 19/00

Метки: регистр, n-разрядный, буферный

...считывания" в отсутствие сиг,нала "Выбор режима" на входе 11, т.е. приВК=1, С=1 и БР=О,В этом случае на выходе элемента 7сохраняется "1" (так как ВР=О)., которая под,держивает элемент 5 во включенном состоянии, а на выходе элемента Я (и шине ВД)устанавливается "1", так как на всех еговходах присутствуют "1". Поэтому буферные ключи б открываются и информация стриггеров поступает на выходы 14 регистра,Следовательно, выдача данных с регистра описывается формулой:ВД=ВКС д ВР,Запись информации в регистр происходит при подаче на входы 10 и 11 сигналовВК=1 и ВР=1 (С=Х), При этом срабатываетэлемент 7 и на его выходе устанавливается"О", который выключает элемент 5 по входу19 элемента 5 во всех триггерах и блокируетчерез элемент 8 по шине 15...

Регистр сдвига

Загрузка...

Номер патента: 1661836

Опубликовано: 07.07.1991

Авторы: Капралов, Мадатов, Гришин, Еременко

МПК: G11C 19/00

Метки: регистр, сдвига

...10 (фиг, 2) показано, что из-за различных длинпроводников в цепях синхронизации синхросигнал на входы 11 разрядов поступает в следующей последовательности: сначала в (и)-й разряд, что видно по входу 13 (и)-го 15 разряда, затем на (и+1)-й, (и)-й и-й разряд,что видно по переключению элементов 5 и 6 разрядов. В аналогичной последовательно-сти возникает и положительный сигнал блокировки на входах 13 разрядов, Под 20 действием активного положительного фронта синхросигнала записывается последовательная информация в триггеры 1 и 2 разрядов: "1" - в (и+1)-й разряд, "1" - в (п)-й разряд и "0" - в и-й разряд, что видно25 по выходам элементов 5 и 6 триггеров 1 и 2,Но в триггеры 3 эта новая информация будет передаваться по мере снятия...