Патенты с меткой «памяти»

Страница 40

Устройство для адресации блоков памяти

Загрузка...

Номер патента: 1499354

Опубликовано: 07.08.1989

Автор: Мазуров

МПК: G06F 12/00

Метки: адресации, памяти, блоков

...управления основной памятью .Целью:изобретения является повы 5 шение быстродействия и расширение функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти.На фиг. 1 показана функциональная схема устройства, на фиг . 2 - схема реализации преобразователя математического адреса в условный (дляп 3); на фиг. 3 - таблица, поясняющая его работу. После упрощения выражения прини%ших номеров и непрерывно изменяется от первого до и-го номера блоков,Для примера рассмотрено три блока памяти. Их математические номера 12 и 3. В двоичном коде это 01, 10, 11, Если один из блоков отключен (не имеет значения какой), то математический адрес может быть 1(01), 2(10), При.этом, если осуществляется обращение к...

Блок памяти для полупостоянного запоминающего устройства

Загрузка...

Номер патента: 1499404

Опубликовано: 07.08.1989

Авторы: Лапидус, Медников, Малинин, Нечаевский

МПК: G11C 17/00

Метки: памяти, устройства, запоминающего, блок, полупостоянного

...нарушена, то это напряжениеостается неизменным (Фиг. Зг, прямаяХЗ) 15Напряжения, снимаемые с магнито-,резисторов 3, подаются на инвертирующие входы компараторов 10 длясравнения с опорным уровнем, На инверсных выходах тех компараторов 10, 20которые подключены к магниторезисторам 3 с ненарушенной связью вырабатываются импульсы отрицательной полярности с длительностями, равными времени, в течение которого напряжения,снимаемые с магниторезисторов 3,меньше опорного уровня (фиг. Зд,ж,з).На инверсных выходах тех компараторов 10, которые подключены к магниторезисторам 3 с нарушенной связью, 30сохраняется высокий уровень напряжения (Фиг. Зе).По положительному фронту импульса "Чтение" (фиг. За) сигналы с прямых выходов сравнивающих...

Устройство управления для доменной памяти

Загрузка...

Номер патента: 1499407

Опубликовано: 07.08.1989

Авторы: Ковалев, Савельев, Косов, Торотенков, Жучков, Росницкий

МПК: G11C 29/00

Метки: доменной, памяти

...состояние и тактовые импульсы с второго тактового входа 47 устройства поступают на вход счетчика 28, Через время, равное времени переполнения счетчика, выходной импульс с него поступает на вход элемента ИЛИ 10 и далее на сброс группы 27 триггеров, отключающих питание с дополнительных блоков памяти, при этом устройство управления снова находится в исходном состоянии и потребляет питание только за счет первого, "дежурного" блока памяти, что при больших объемах памяти существенно снижает энергопотребление запоминающего устройства в целом.Формула изобретенияУстроиство управления для доменной памяти, содержащее группу блоков памяти, генератор импульсов, первый и второй элементы ИЛИ, первый триггер, элемент сравнеюя, первый и .второй...

Устройство для адресации контролируемого блока памяти

Загрузка...

Номер патента: 1501068

Опубликовано: 15.08.1989

Авторы: Штолик, Скалабан

МПК: G06F 12/00

Метки: контролируемого, адресации, памяти, блока

...которые, поступая на адресные входы блоков 6 и 7 памяти, выбирают соответственно адресные последователь ности контрольных и фоновых ячеек, которые снимаются с информационных выходов блоков 6 и 7 памяти, проходят 1 ерез элементы И 8 и 9 и элементы 10 и 11 суммирования по модулю ив 4(с возможностью поразрядного инвертирования управляющими сигналами,поступающими на вторые входы элементов О и 1) и поступают соответственно на первую и вторую группывходов сумматора 12. Сумматор 12 вырабатывает результирующую последовательность адресов, Заполнение блоков6 и 7 определяет такие характеристики адресной последовательности, какобъем проверяемой памяти, убывающийили возрастающий характер последовательности, маскирование адресов,контроль...

Устройство для обращения к общей многомодульной памяти

Загрузка...

Номер патента: 1501069

Опубликовано: 15.08.1989

Авторы: Бойкевич, Захаров

МПК: G06F 12/00, G06F 11/20

Метки: общей, обращения, памяти, многомодульной

...и три элемента И-НЕ с элементом И. Правила подмены (или преобразования) адреса иллюстрируются таблицей. 10 15 20 25 30 35 40 45 50 55 При равенстве кода подмены "111"преобразования адреса не происходит,как и при нулевом значении. Устройство работает следующим образом,При появлении одновременно нескольких запросов на входах 11 арбитра 1 запросов последний выдает ответный сигнал процессору по одномуиз выходов 16 и этим же сигналом открывает коммутатор 2 для пропусканияадреса, требуемого данным процессороммодуля памяти, Выбранный коммутатором 2 адрес модуля поступает на соответствующие управляющие входы мультиплексоров 4-6. Если все разряды кодаподмены равны нулю, прямые выходыдешифратора 8 кода подмены, соответствующие кодам...

Устройство для распределения ресурсов оперативной памяти

Загрузка...

Номер патента: 1501070

Опубликовано: 15.08.1989

Авторы: Зарецкий, Мазаник, Гребенюк, Бенкевич

МПК: G06F 12/00

Метки: памяти, распределения, ресурсов, оперативной

...Сигнал с,прямого выхода элемента ИЛИ 8 проходит через01070 5 15открытый (задержанным на элементе 7сигналом запроса) элемент И 10 навыход 20,устройства и входы блоков3, 14 и 15, Это сигнал наличия свободного массива нужного размера, впротивном случае выдается сигнал навыход 21 устройства,Адрес 22 и размер 24 с признаком20 выделения массива проходят наблок 3, который выдает сигналы занятия соответствующих листов памяти(путем обнуления соответствующих разрядов регистра 4). По признаку 20формирователь 14 формирует очереднойключ защиты памяти, который выдаетсяна выход 25, поступает на информационный вход памяти 15 и вместе с младшим разрядом режимазащиты 33 записывается по всем адресам, соответствующим обнуляемым разрядам регистра4 и...

Устройство для сопряжения процессора с группой блоков памяти

Загрузка...

Номер патента: 1501071

Опубликовано: 15.08.1989

Авторы: Коробков, Шитиков, Кабардин, Бабкин

МПК: G06F 13/00

Метки: блоков, группой, памяти, процессора, сопряжения

...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...

Устройство для распределения оперативной памяти

Загрузка...

Номер патента: 1501073

Опубликовано: 15.08.1989

Автор: Бенкевич

МПК: G06F 13/00

Метки: памяти, распределения, оперативной

...соединении(С) блоков коммутации навы- ходе последнего выделяется код наименьшего из С рассматриваеиьгх,Таким образом, блоки анализа обеС- ,печивают выделение .только тех сегментов, размеры которых не меньше заданного, а блоки коммутации иэ выделенных выбирают сегмент минимального размера и соответствующий ему начальный адрес.Код .размера предоставляемого сегмента поступает на выход 22 устройства, причем максимальный код (все ,единицы) обозначает ситуацию, когда сегменты памяти заняты или нет073 5 15 О 1 свободного сегмента, размер которого не меньше заданного, Начальный адрес предоставляемОго сегмента памяти поступает на выход 23, В зависимости от кода на выходе 22 открывается элемент И 15 или элемент И 16. В случае...

Блок памяти

Загрузка...

Номер патента: 1501157

Опубликовано: 15.08.1989

Автор: Конопелько

МПК: G11C 11/00

Метки: блок, памяти

...входы 5 состоят из четырех линий, Тогда при о ределении первого исправного блока 18 ему присваивается код 1000 и пережигаются соответствующие вставки в регистре 10, настраивающие блок 18 на этот код. При определении следующего исправного блока 18 в регистр 10 этого блока заносится уже код 0100 и т.д. При этом регистры 11 этих блоков не программируются, т.е. находятся в исходном нулевом состоянии.Пусть например в запоминающем устройстве исправных блоков 18 оказалось двенадцать, т,е. последнему из исправных блоков 18 присвоен номер 0011, который хранится в регистре 10 этого блока.5 15При этом происходит нумерация пари присвоение им адресов исправныхблоков 18 в порядке очередности.Так, для приведенного примера первой паре...

Устройство для контроля доменной памяти

Загрузка...

Номер патента: 1501160

Опубликовано: 15.08.1989

Авторы: Бедертдинов, Шотов, Топорков, Федоров, Захарян, Красовский, Колчанов, Статейнов, Попко, Раев

МПК: G11C 11/14, G11C 29/00

Метки: памяти, доменной

...входы второго дешифратора 7, Формируя на его выходе четыре последовательности импульсов,осдвинутых по Фазе на 90 и используемых для управления блоком 103 Формирователей вращающегося поляЧастота импульсов Г Г соответствует рабочей частоте ДИИ 101. Происходит включение управляющего магнитного поля и начинается работа ДИИ 101, Иультиплексор 14 в соответствии с управляющими сигналами 23 и 24 обеспечивает в зависимости от типа тестируемой ДИМ 101, выбор одной из четырех последовательностей импульсов Й, для синхронизации работы устройства. Синхроимпульсам Г устанавливается в единичное состояние триггер 95, на В-вход которого с выхода триггера 84 через элемент ИЛИ 93 поступает единичный уровень.Синхроимпульсы 1 поступают напервый (счетный)...

Элемент памяти ппзу

Загрузка...

Номер патента: 1501165

Опубликовано: 15.08.1989

Авторы: Битнер, Лубсанов, Деревягина, Буткевич

МПК: G11C 11/40, G11C 17/00

Метки: ппзу, памяти, элемент

...12 или 4 В и длительностью 10 фс, причем полярность верхнего электрода положительная. Считывание импульсом напряжения той же полярности амплитудой 1 В и длительностью 1 мкс. При подаче импульса напряжения обратной полярности в приповерхностной области полупроводниковой основы слояформируется обедненный основными носителями участок, на котором падает большая часть прикладываемого напряжения и переключения соответственнометром 16 мм. Поперечный размер волокон составляет в среднем 1 мкм,расстояние между ними 5 мкм. Формула изобретения Составитель С. Подорский М. Недолуженко Техред Л,Олийнык Корректор М. ПожЗаказ 4878/50 Тираж 558ВНИИПИ Государственного комитета по изобретени113035, Москва, Ж, Раушска одпи ГКНТ м и открытия наб, д, 4/5...

Устройство для управления регенерацией информации в динамической памяти

Загрузка...

Номер патента: 1501170

Опубликовано: 15.08.1989

Авторы: Исаев, Бескровная, Пестряков

МПК: G11C 21/00

Метки: информации, памяти, регенерацией, динамической

...триггер 28. Начально триггер 28 установлен в состояние лог. "1",15011 35 поэтому если проведение регенерации необходимо (признак регенерации лог. " 1"), то он не изменяет своесостояние, а импульс на выходе элемента ИЛИ-НЕ 50 переключает триггер49 в состояние лог. " 1"После прихода сигнала 11 конецобращения триггер 5 переключится всостояние лог. "1" (сигнал 24) и на 1 Овыходе элемента И-НЕ 52 образуетсяотрицательный импульс 15, длительность которого задается элементомзадержки 53,Этот импульс будет сигналом нарегенерацию и через элемент задержки 47, необходимый в случае отсутствия обращения к памяти, он запустит одновибратор 29 на генерациюсигналов 18 выборки блоков 7, 8 памяти, 20 записи в блок 8 памяти. Таким образом в накопитель 8 по...

Устройство для коррекции ошибок внешней памяти

Загрузка...

Номер патента: 1501173

Опубликовано: 15.08.1989

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: ошибок, памяти, внешней, коррекции

...информация с входа 17 через коммутатор 13 поступает в блок ,1 обнаружения ошибок, который сигналом по входу 24 переведен в режим декодирования. При выбранном полиноме Р(х) будет принят 341 разряд, 16 из которых контрольныеформирователь типа ошибки 36 после приема всех 341 разрядов производит анализ содержимого триггеров 59-74. Если .55 все триггеры в нуле, то на выходе триггера 92 "0", что означает, что .ошибки в принятой информации нет. Если хотя бы один из триггеров 59-74в " 1", триггер 92 устанавливается в"1", т.е. в принятой информации содержится ошибка,Сигнал с триггера 92 содержимоетриггеров 70-74 переписывает в регистр 40. Одновременно запускаетсяблок 30 запуска, который через элемент ИЦИ 16 продолжает подавать...

Устройство для контроля блоков буферной памяти

Загрузка...

Номер патента: 1501175

Опубликовано: 15.08.1989

Авторы: Лупиков, Богданов

МПК: G11C 29/00

Метки: блоков, памяти, буферной

...блока 2 сравнения, выходов степени заполнения ем.- .кости проверяемого блока 16 и второй группы выходов блока 8 памяти поступают на инАормационные входы дешиА- ратора 36, на вход стробирования ко О торого поступает сигнал с выхода элемента И 34, После режима загрузки управляющих слов счетчик 7 находится в состоянии, которое определяет адрес первого управляющего слова в бло ке 8 памяти, Таким образом, в этот момент времени на выходах первой и второй группы блока 8 памяти присутствуеп первое управляющее слово, так как блок 8 памяти находится в режиме чтения. Под воздействием тактовых импульсов генератора 32 счетчик 35 последовательно проходит состояние от 0 до 2 , где 1 - разрядность счетчика 35. При этом на выходах дешифратора 36,...

Сигнатурный анализатор для контроля устройств памяти

Загрузка...

Номер патента: 1506449

Опубликовано: 07.09.1989

Авторы: Косинов, Стахова, Куценко

МПК: G06F 11/25

Метки: памяти, сигнатурный, устройств, анализатор

...26 формируетсясигнал "Начало ПСП", который увеличивает на единицу значение счетчика 19.При этом его значение становится рав- ЗОным (01), единичное состояние на выходе сумматора 22 по модулю два неизменится и таким образом, разрешается прохождение сигнала с инверсного выхода первого разряда счетчика 1935через элемент И 21, что соответствует переходу устройства с режима записи в испытуемый элемент памяти в режим считывания, при котором нулевоезначение сигнала "Разрешение записи"закрывает прохождение тактовых импульсов с генератора 24 импульсовна сдвиговый регистр 27, который через открытый элемент И 13 поступаютна тактовый вход формирователя 14 бло ка 2 сжатия данных, Таким образом,на каждом такте происходит считывание информации с...

Резонансный формирователь вращающегося магнитного поля для доменной памяти

Загрузка...

Номер патента: 1506480

Опубликовано: 07.09.1989

Авторы: Солощенко, Степанишин

МПК: G11C 11/14

Метки: магнитного, вращающегося, памяти, доменной, резонансный, формирователь, поля

...накопительными элементами в виде конденсаторов, тактовыеключи на транзисторах и разделительИзобретение относится к вычислительнои технике и может быть использовано в запоминающих устройствахна цилиндрических магнитных доменах(Пад)ные злементы в е диодов, о т и и- чающий с я ем, что, с целью упрощения резонансного формирователя вращающегося магнитного поля, оц содержит дополнительный ключ на транзисторе и разделительные трансформаторы, первичные обмотки которых подключены к коллекторам соответствулцих тактовых ключей и к положительной шине питания, крайние выводы вторичобмоток разделительных трансфорторов подключены к соответствующим катушкам ицдуктцвцости, конденсаторам и анодам четырех диодов, катоды которых подключены к коллектору...

Способ изготовления элемента памяти для ппзу

Загрузка...

Номер патента: 1506481

Опубликовано: 07.09.1989

Авторы: Заколдаев, Беккер, Приходько, Щетинин

МПК: G11C 11/40

Метки: памяти, элемента, ппзу

...концентрации кремния валюминиевой шине, Высаживание избыточного количества кремния происходит локально, главным образом на границах зерен слоя алюминия, в результате чего уменьшается сцепление междун ц зернами, что вызывает шелушецие пленки алюминия. Локальное высаживаниекремния на алюминиевых шинах ухудшает адгезию и теплоотвод, что уско ряет процесс "шелушения", локального увеличения электрического сопротивления алюминиевых шин, вследствие чего на пинах падает част напряже:л программирующего импульса, Ь 30 плавксй пепемычке элемента памятинапряжение становится меньше и, как резултат, элемент памяти .:. программируется, Поэтому при введении кремния в алюминий ца стадии изготсвле 1 4торезиста травлением металла,...

Блок памяти для трансформаторного пзу

Загрузка...

Номер патента: 1506484

Опубликовано: 07.09.1989

Авторы: Нечаевский, Медников, Малинин, Лапидус

МПК: G11C 17/00

Метки: трансформаторного, памяти, пзу, блок

...должно составлять порядка 10.,Разрядные шины для параллельного счи" 35 Этот поток индуцирует втывания информации соединены непосред- тывания напряженияственно с выходами схем сравнения(интегральньгс компараторов). а шинапоследовательн. о вывода информацииподключена к вьгходу элемента ИЛИ, Шины 4 считывания при записи единицыпрошивают магнитные линии 1, а призаписи нуля их огибают,Блок памяти работает следующимобразом.При вь 1 боре одной из адресных шин3 на обмотку 2 возбуждения соответствующей магнитной линии 1 подаетсяимпульс напряжения, в результате чего в ней возникает магнитный поток,определяемьп из соотношениягде координата Х отсчитывается от обмотки возбуждения (фиг. 2);- -цК - постоянная распрост =ранения магнитнойлинии; Из...

Устройство для защиты памяти

Загрузка...

Номер патента: 1508216

Опубликовано: 15.09.1989

Авторы: Семавин, Обухович

МПК: G06F 12/14

Метки: защиты, памяти

...операций сячейками памяти, причем каждый регистрсодержит код, определяющий разрешение операции с памятью для определенного пользователя при его работе сопределенной программой. Наличие единицы в ячейке регистра соответствуетналичию разрешения на обращение копределенной ячейке памяти (для регистров блока 4) или наличию разрешения на выполнение определенного вида операции с памятью (для регистровблока 5).В исходном состоянии в блоках 4и 5 записаны соответствующие коды,а состояние других элементов памятиустройства (регистр 10 адреса, блоки6 и 7 триггеров, триггер 17) может быть произвольным.При поступлении идентификаторасигналом с выхода третьего элемента ИЛИ 13 блоки 6 и 7 триггеровустанавливаются в исходное состояние ("0" на единичных...

Устройство для защиты информации в оперативной памяти эвм

Загрузка...

Номер патента: 1508217

Опубликовано: 15.09.1989

Авторы: Городецкий, Писарчук, Ушко, Бояр

МПК: G11C 29/00, G06F 12/16

Метки: защиты, информации, оперативной, памяти, эвм

...первого блока 4 сравнения, резервного источника 5 питания, одновибратора 6, коммутатора 7 напряжения блока 8 нагрузки, второго блока 9 сравнения и блока 10 индикации.Устройство работает следующим образом.Блок 4 непрерывно следит за напряжением основного источника питания. Если это напряжение падает или происходит недопустимое его понижение, например до уровня 4,75 В при нормальном уровне 5 В, блок 4 вырабатывает сигнал, открывающий стабилизатор 3 напряженияПитание от резервного источника 5 по шинам 2 поступает в мик- роЭВМ, При восстановлении основного источника сигналом перехода из "1" в "0" от блока 4 запускается одновибратор 6. На выходе одновибратора появляется импульс, открывающий коммутатор 7, Напряжение, возникающее на блоке 8...

Пневматическая ячейка памяти

Загрузка...

Номер патента: 1508243

Опубликовано: 15.09.1989

Авторы: Ландшафт, Бирман

МПК: G06G 5/00

Метки: памяти, пневматическая, ячейка

...каналами подпоров высокого (Р )и низкого (Р) уровня.ЗОЯчейка работает следующим образом,При изменении уровня управляющегосигнала в канале Рф давление Р(за дросселем 5) в управляющих камерах клапанов1 и 2 изменяется не мгновенно, а поэкспоненциальному закону, Когда управк иляющий сигнал приобретает значение 1)сначала откроется второй клапан 2(при выполнении условия Р.Ъ Рв момент времени Г,) и лишь в момент 0 40(при выполнении условия Р), 7 Р) закроется первый клапан 1. СоответстОвенко на выходе ячейки запоминаетсязначение входного сигнала, соответст"вующее моменту 7 . Р = Р45Аналогично при смене уровня уп"равляющего сигнала на ноль сначалаоткрывается первый клапан 1 (момент7 ) и лишь затем закрывается второйзклапан 2 (момент 7)....

Запоминающая система для выборочного замещения ячеек блока памяти

Загрузка...

Номер патента: 1508281

Опубликовано: 15.09.1989

Авторы: Беневич, Новиков, Цогоев, Иванов, Соловьев

МПК: G11C 11/40

Метки: памяти, блока, замещения, запоминающая, выборочного, ячеек

...участков) корректируемых ячеек памяти; в блоки 7 - откорректированную информацию, в блоки 8 - код информации, разрешающий передачу информации в случае необходимости замещения ячейки и не разрешающий передачу информации. 20 Запоминающая система функциони- . рует следующим образом,Во время работы ЭВМ при каждом обращении к ее блокам памяти часть 25 кода адреса (например, младшие разряды адреса) поступают на первую группу адресных входов блока 2 памяти замещения ячеек и блока 3 памяти управления, где подготавливают инфор мацию к считыванию. Другая часть адреса системы, например старшие разряды, поступают на адресные входы преобразователя 15 кода распределителя 6 и через группы бистабильных переключателей на вход блока совпадения 17, На...

Устройство для защиты информации в блоках памяти при отключении питания

Загрузка...

Номер патента: 1508286

Опубликовано: 15.09.1989

Авторы: Евстафьев, Маслов, Кузьмин, Орлова, Грибалев

МПК: G11C 29/00

Метки: питания, блоках, отключении, защиты, информации, памяти

...элемент 14Формирователь 1 включает пороговый элемент 15, ключевой элемент 16, преобразователь 17 уровня, шунтирующий элемент 18.Устройство работает следующим образом.С выхода формирователя 1 при включении источника 5 на вход Формирователя 2 и на переключатель 7 подается сигнал "1", Переключатель 7 соединяет шину питания с источником 5,формирователь 2 передает на входкоммутатора 3 сигнал высокого уровняс задержкой С, которая должна бытьбольше времени установления напряжения.в сети основного питания,Коммутатор 3 разрешает передачуактивных уровней с сигналов управления накопителем .4 и передачу кодаадреса.При снижении напряжения источника 5 питания Формирователь 1 устанавливает на выходе низкий уровень, который транслируется...

Устройство распределения оперативной памяти

Загрузка...

Номер патента: 1509909

Опубликовано: 23.09.1989

Автор: Бенкевич

МПК: G06F 12/00

Метки: распределения, оперативной, памяти

...выделяются по выходам 26.Блок сортировки (фиг. 2) работает следующим образом.40 В исходном состоянии триггеры 33и 38 обнулены с их инверсных выходовснимается сигнал логической "1", который открывает ключи 34 и 39.По первой группе входов 43 коды45 размеров массивов памяти через открытые ключи 34 и 39 поступают на входыэлементов 40 сравнения и коммутаторов 41, по второй группе входов 44му входу элемента 40 сравнения больше, либо равен, кода по второму входу, то ца выходе элемента 40 сравне- ния логическая "1", коммутаторы 41 и 42 открыты по первому информационному входу, В противном случае коммутаторы открыты по второму информационному входу, Таким образом, на выходе первого коммутатора 41 Я-й ячейки 10 коммутации всегда...

Устройство для защиты памяти

Загрузка...

Номер патента: 1509910

Опубликовано: 23.09.1989

Авторы: Корбашов, Дмитриев, Щетинский, Семин

МПК: G06F 12/14

Метки: защиты, памяти

...поступившего с входа 20 через регистр 8 и дешифратор 7, с разрешенными типами обращения, обозна" ченными единицей в соответствующих разрядах регистра 2, . Появление единицы на выходе одного из элементов И 5 и соответственно на выходе элемента ИЛИ 6 означает, что обращение данного типа со стороны данной программы к данной странице разрешено.Нулевое значение (и+1)-го разряда регистра 2 свидетельствует о том, что данной программе разрешено обращение ко всей странице. Сигнал с его выхода, инвертированный элементом НЕ 10, разрешает прохождение сигнала с выхода элемента ИЛИ 6 через элемент И 9 на вход элемента ИЛИ 16, что вызывает появление на выходе 21 устройства сигнала, разрешающего обращение по данному адресу. Если в (и+1)-м...

Устройство для выборки информации из блока памяти

Загрузка...

Номер патента: 1509982

Опубликовано: 23.09.1989

Автор: Романов

МПК: G09G 1/00, G11C 11/00

Метки: памяти, блока, информации, выборки

...регистра 17, дешифратор открывает потенциапьному входу элемент И 23. Тогдаимпульс с входа 61 через элемент ИЛИ18, пройдя элемент И 23, поступает нединичный вход триггера 22 и устанавливает его в единичное состояние, врезультате чего на выход 66 выдаетсясигнал Ввести парольЕсли же пароль будет набран и введен, то наряду с прохождением сигналего записи в регистр 16 импульс с вьхода элемента 28 задержки поступаеттакже на нулевой вход регистра 17,сбрасывая его в исходное состояние,и на единичный вход триггера 21, устанавливая его в единичное состояниеи снимая тем самым запрещающий потенциал с единичного выхода, выдаваемыйна вход блокировки селектора 15 адреса. Этот же разрешающий потенциал выдается также на выход 67 устройства 55как...

Устройство для формирования адресов буферной памяти

Загрузка...

Номер патента: 1510009

Опубликовано: 23.09.1989

Авторы: Гаврилов, Товба

МПК: G11C 11/4093, G11C 8/06

Метки: буферной, памяти, формирования, адресов

...согласования задержки входной и выходной информации, принимаемой и передаваемой из буферной памяти,В циклах приема сумматор 8 состояниесчетчика 6 уменьшает на 1, в циклахпередачи увеличивает на 1.На Фиг.2 привецена временная диаграмма работы устройства. Каждыйканальный интервал делится на четыре цикла обращения к блоку 1 памяти - чтение, запись, чтение, запись(первые дна обращения при приеме,вторые при передаче).В таблице приведен пример операции арифметика-логических блоков приразличных состояниях,входов 14 и 15,на которые поступают разряды принимаемых и передаваемых данных, определяющих код информации, Формирование текущих адресов осуществляет блок, который в циклахприема выполняет операцию С-В, гдеС - состояние выхода 18 счетчика...

Устройство для выбора информации из блоков памяти

Загрузка...

Номер патента: 1510011

Опубликовано: 23.09.1989

Авторы: Высочина, Солод, Киреев, Хоменко

МПК: G11C 11/065

Метки: памяти, информации, выбора, блоков

...комбинат "Патент", г,Ужгород, ул. Гагарина, 101 эИзобретение относится к вычислительной технике и может быть применено в различных типах запоминающих устройств (ОЗУ, ПЗУ, ППЗУ и РПЗУ) дпя выбора словарной шины.Цель изобретения - повышение ,быстродействия.На чертеже представлена блок-схема устройства.10Устройство для выбора информации из блоков памяти содержит первый дешифратор 1, группу словарных шин 2 - 2, группу коммутаторов словарных шйн 3 - 3 , второй дешиФратор 4.Устройство работает следующим образом.При подаче адресных сигналов на первую Х- Х и вторую Х - Х , группы входных адресных шин дешифраторов 1 и 4 последние начинают обрабатывать их, на выходе дешифратора 1 появляется положительный потенциал, который,...

Устройство для коррекции ошибок в блоках памяти с последовательным доступом

Загрузка...

Номер патента: 1510014

Опубликовано: 23.09.1989

Авторы: Василькевич, Бородин, Андреева

МПК: G11C 29/00

Метки: последовательным, коррекции, доступом, ошибок, блоках, памяти

...коде, которая за -писывается в то или иное внешнее ЗУ.В зависимости от быстродействия внешнего ЗУ должна быть выбрана частотаимпульсов на входе 19,Режим декодирования включает дв 1 а этапа.На первом этапе осуществляешься прием информации в буферный блок 4 памяти и обнаружение ошибок в бло - ке 1. На вход 24 подается управляющий сигнал, открывающий коммутатор 14 на передачу информации в буферный блок 4 памяти из регистра 15, шинный формирователь 9 на передачу информации из буферного блока 4 памяти через блок 8 коррекции на выходы 25. На вход 22 подают сигнал управления записью в буферный блок 4 памяти. На вход 17 от внешнего ЗУ в последовательном коде поступает ин, формация, сопровождаемая синхросигналами по входу 19. После каждого вось...

Устройство для защиты памяти

Загрузка...

Номер патента: 1513458

Опубликовано: 07.10.1989

Авторы: Чистяков, Овчинников

МПК: G06F 12/14

Метки: памяти, защиты

...памяти заканчивается. Основным режимом работы устройства для защиты памяти является ре,жим контроля доступа программы пользователей к страницам оперативной памяти с формированием сигнала нарушения защиты на выходе формирователя 10, который возникает в случаях, ес ли обрацение программы пользователя к странице памяти запрещено по полномочиям доступа; если пользователь обрацается к странице памяти для записи информации, а ему разрешено толь 50 ко считывать ее; если пользователь обрацается для считывания информации, но уровень важности программы пользователя меньше уровня важности страницы оперативной памяти.55Если ключ программы пользователя содержит четное число единиц, то устройство формирует сигнал сбоя, поступаюций с выхода...