Патенты с меткой «памяти»

Страница 16

Устройство для коррекции ошибок в блоке памяти

Загрузка...

Номер патента: 765886

Опубликовано: 23.09.1980

Авторы: Слободянюк, Городний, Корнейчук, Садовский, Рычагов

МПК: G11C 29/00

Метки: ошибок, блоке, коррекции, памяти

...следующим образом,В цикле записи информационное словопо входу 13 поступает в информационный регистр 1, кодируется в соответствии с алго6Пусть ячейка имеет четыре дефектных разряда, например, 1-й является генерато. ром 1, 2-й - генератором О, 4-й - генератором , 8-ой генератором 0, 10010001110АААзАПосле цикла чтения в информационный регистр 1 поступает искаженный код х. = = 0111100111 О.В результате декодирования этого кода сумматорами 7 получим:Группа, контролируемая А и О1 О1 ошибка А=1 Группа, контролируемая А1О О 1ошибка А г= Группа, контролируемая А з, 1 1 О О О ошибка А з=Группа, контролируемая А 4, 1 1 1О ошибка А 4=Наличие ошибок по контрольным разрядам свидетельствует о необходимости коррекции считанной информации.После...

Ячейка памяти для регистра сдвига

Загрузка...

Номер патента: 769631

Опубликовано: 07.10.1980

Автор: Лебедев

МПК: G11C 19/00

Метки: регистра, сдвига, памяти, ячейка

...блока 1. В то же время лог:ческий О, поступающий по шине 5 управлсгшя, через инвертор 12 логической 1 разрешает прохокденис информационного сигнала со второго входа 15 через третий элемент И 11 и первый элемент 1 ЛЛИ 7 на первый выход 8 ячейки памяти без задержк. на какое-либо число тактоь по отношению к ходпому сигналу. Логический 0, поступаоцшй по шипе 5 управления, через ипверто; 12 разрешает прохождение информационного сигнала со входа 14 ячейк. памяти через второй элемент И 10 па второй выход 13 ячейки памяти осз за;сржки,Таким образом, по шппс 5 управлсшя логическим сигиалом мо;кно управлять ячейко 1 памят дся с;Вигового Гегистра,и. инфомационный сигнал, поступающий па вхо, 14 или вхо, 15, можно передать иа выо: 8 ячейки памяти...

Устройство для контроля постоянной памяти

Загрузка...

Номер патента: 769640

Опубликовано: 07.10.1980

Авторы: Шишанкин, Козырь, Коледов, Петросян

МПК: G11C 29/00

Метки: постоянной, памяти

...8 и второго блока индикации 10. Выходы дешифраторов 8 подключены к выходам устройства и входу формирователя б, выход которого соединен со вторым входом регистра слов 3, Второй вход резистора слов 4 подключен ко входу устройства. Блок контролируемой постоянной памяти 11 подключается ко входу и выходам устройства.Устройство работает следующим образом.В блоке управления 1 вырабатываются сигналы, необходимые для работы устройства в автоматическом режиме. В начале работы блок управления 1 устанавливает триггеры регистров слов 3 и 4 в нулевое состояние. После этого в блоке управления 1 вырабатывается сигнал, поступающий на входы счетчиков 7 и через дешифраторы 8 и формирователь 6 и блок контролируемой постоянной памяти 11. В результате...

Устройство для контроля памяти

Загрузка...

Номер патента: 769641

Опубликовано: 07.10.1980

Авторы: Шкляр, Волкова, Гущенсков, Запольский

МПК: G11C 29/00

Метки: памяти

...для клапанирования сигнала приема контрольных разрядов в регистр 6.Регистр 11 хранит эталонные данные, записываемые в память в диагностическом режиме, Регистр 12 предназначен для запоминания номера разряда в данных, в который внесена ошибка.Регистр 13 запоминает действительный номер сбойного разряда. Схема сравнения 14 сравнивает эталонные данные, хранимые в регистре 11, с действительными данными, скорректированными в блоке обнаружения и коррекции ошибок 3.Схема сравнения 15 сравнивает содержимое регистров 12 и 13 (эталонную и действительную позиции ошибки).В случае отрицательных результатов сравнения схемы сравнения 14 и 15 выдают сигналы, свидетельствующие о наличии неисправности в устройстве, что фиксируется в регистре 7. Общий...

Устройство для контроля памяти

Загрузка...

Номер патента: 769642

Опубликовано: 07.10.1980

Авторы: Гласко, Култыгин, Вариес

МПК: G11C 29/00

Метки: памяти

...чисел 7, а на второй входсигналы с формирователя б. Результат сравнения поступает со схемысравнения чисел 7 на второй управляющий вход элемента И 13, по первомууправляющему входу которого поступает разрешение на контроль первого40 цикла, формируемое блоком управления 8, При наличии ошибки при считывании нулей по адресам накопителяэлемент И 13 формирует сигнал, поступающий на вход. элемента ИЛИ 14,45выходной сигнал которого, поступаяна вход блока пуска-останова 3, прерывает работу устройства,Если ошибки в считанной информации не было в первом цикле работыустройства, то начинается второй50 цикл работй устройства, называемыйдолблением.При этом блок управления 8 подготавливает формирователь1 к реверсу и одновременно запускает...

Устройство для регенерации информации в динамической памяти

Загрузка...

Номер патента: 771728

Опубликовано: 15.10.1980

Авторы: Филимонов, Ваврук, Жижин, Елагин

МПК: G11C 21/00

Метки: динамической, регенерации, информации, памяти

...11, выходные адресные шины 12, входные адресные шины 13.Устройство работает следующим образом.Известно, что допустимое время хранения ЗУ (Т ) в большой степени зависит от температуры нагрева элементов памяти. Причем, чем выше температура, тем меньше допустимое время хранения ЗУ Т. В известных устройствах за время Т беретсяъРвремя, соответствующее максимально допустимой температуре нагрева эле- ментов памяти.В предложенном устройстве осуществляется регулирование частоты подачи импульсов запроса на регенерацию в зависимости от нагрева элементов памяти.Датчик температуры 2 формирует постоянное напряжение в соответствии с температурой нагрева элементов памяти 1. Аналого-циФровой преобразователь 3 преобразовывает это напряжение в...

Устройство для контроля полупроводниковой памяти

Загрузка...

Номер патента: 771730

Опубликовано: 15.10.1980

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...значение действующего тестового воздействия, а затем, восстановив на выходах блока 8 значения восстанавливающего тестового воздействия, Формирует импульс записи в накопитель 12. После этого продолжается испытание на исходную ТП, для чего возобновляется работа генератора 1, Если несоответствия при анализе состояния сбойной ЯП после его восстановления обнаружено не было, начинается диагностический этап, который начинается с возврата по ТП до первого оператора обращения к сбойной ЯП, адрес . которой зафиксирован в накопителе 10. Для этого блок 3 переключает генератор 2 на реверс и запускает ге- . нератор 1, Нри этом генератор 2 начинает вырабатывать последовательность тестовых воздействий в обратном направлении. Блок 8 под действием...

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 771733

Опубликовано: 15.10.1980

Авторы: Ваврук, Филимонов, Жижин

МПК: G11C 29/00

Метки: блоков, памяти

...- к третьему выходу, блока управления 5.Устройство работает следующимобразом,При решении ЦВМ некоторой задачипроизводится систематический запросблока памяти и считывание информации из него по информационным шинам 2 в выходной регистр 1. Приэтом информация, поступающая изрегистра 1 в процессор (на чертеже не показан), контролируется блоком 3, через открытые входные элементы 4, управляющие передачей числа из регистра 1 на.сумматоры б,суммируется по модулю ва в сумматорах б, Выходные элементы И 7,управляющие передачей числа из сумматоров 6, закрыты сигналом единичного уровня.При появлении в регистре 1 искаженной информации блок 3 вырабатывает соответствуюший сигнал, поступающий в блок управления 5. Блокуправления 5 вырабатывает...

Устройство для контроля памяти

Загрузка...

Номер патента: 773735

Опубликовано: 23.10.1980

Авторы: Всяких, Кошевой, Абрамов, Овсянников

МПК: G11C 29/00

Метки: памяти

...периода контроля все элементы в устройстве и в блоке 2 устанавливаются в состояние логического "О". При этом установку элементов блока 2 по.его выходам проверяют по отсутствию единичного импульса на входах элемента ИЛИ 5. Если хотя бы на одном из выходов блока 2 появится единичный уровень, то сигнал с выхода элемента ИЛИ 5 через элемент "Запрет." 4 запретит поступление тактовых импульсов считывания (ЧИС) через элемент "Запрет" 6 на вход счетчика 7, Продвижение логической "1". в кольцевом счетчике 7 прекратится и разряд счетчика, в котором она записана, совпадает с номером ступени блока 2, в которой произошел отказ. Поскольку импульсы ТИС не поступают на управляющий вход блока 2, то по состоянию его выходов можно определить номер выхода...

Устройство для контроля постоянной памяти

Загрузка...

Номер патента: 777742

Опубликовано: 07.11.1980

Авторы: Автономов, Дятлов, Мамонов

МПК: G11C 29/00

Метки: постоянной, памяти

...по модулю два 12. Выходы преобразователя кодов 9 соединены со входами индикаторов 10 - 10,На временной диаграмме сигналов работы устройства (см, фиг. 2) показаны импульсы 14, генерируемые генератором 1, сигналы 15 на выходах счетчиков 2, сигналы 16 на выходах счетчика 6, сигналы 17, формируемые формирователями 7 - 7, сигналы 18 на выходах проверяемого ЗУ 13 (т, е. на входах устройства), сигналы 19 и 20 на выходах соответственно коммутатора 5 и элемента задержки 4.Устройство работает следующим образом,В исходном состоянии регистр сдвига 11 и счетчики 2, 6 сброшены, При запуске устройства генератор 1 начинает генерировать импульсы 14 (см. фиг. 2), которые строби руют элементы И За Зт.При этом на адресные входы ЗУ 13 через...

Устройство регенерации информации для динамического блока матричной памяти

Загрузка...

Номер патента: 780035

Опубликовано: 15.11.1980

Авторы: Филимонов, Тимофеенко, Елагин, Ваврук, Жижин

МПК: G11C 11/403

Метки: информации, регенерации, динамического, матричной, памяти, блока

...которого соединен с 40 входом счетчика 5 адреса регенерации.Устройство работает следуюцим образом.На вход блока 7 синхронизирующих импульсов постуйают сигналы СБРОС, 4 ПУСК и ЗАПРОС РЕГЕНЕРАЦИИ, По сигналу СБРОС блок 7 синхронизирующих импульсов устанавливается н исходное состояние, а элементы 3 памяти - в состояние "0 ". Если нет запросов на регенерацию, то производится работа на запись (считывание), и на управляющий вход адресного блока 1 с выхода блока 7 синхронизирующих -импульсов не поступает сигнал РЕГЕНЕРАЦИЯ. При этом адресный блок 1 коммутирует содержимое входных адресных шин 8 на выходные адресйые шины 9. С приходом сигнала ПУСК блок 7 синхронизирующих импульсов формирует строб, по которому дешифратор 2" ф) строк...

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 780050

Опубликовано: 15.11.1980

Авторы: Розина, Чупрыгин, Паюнов, Марьюшкин, Корчажкин

МПК: G11C 29/00

Метки: блоков, памяти

...запускается счетчик 3,который начинает генерировать на- своих выходах определенную последо" вателЬйость"-чисел в двоичном коде,начиная с нуля, Информация блока памяти, представляющая собой цифрыограниченного натурального ряда поразрядно появляется на одном из входов блока 2 синхронно с сигналом навходе 11 устройства, на другиевходыблока 2 поразрядно поступает информация со счетчика 3. Блок. 2 потактноформирует единицы на выходах, соответствующих разрядам кода контролируемой информации при поразрядномсовпадении его с кодом счетчика 3.Этот сигнал через элемент 5 в соответствии с частотой синхронизациипоступает на регистр 6 и запускаетего. При несбвпадении кодов сигнална выходе элемента 5 не образуется.По окончании считывания...

Устройство для записи информации в магнитные оперативные блоки памяти

Загрузка...

Номер патента: 781972

Опубликовано: 23.11.1980

Авторы: Фомин, Твеленев

МПК: G11C 7/00

Метки: оперативные, блоки, магнитные, записи, информации, памяти

...с выводами третьей и четвертой секции разрядной обмотки, другие выводы которых йоаключены к шине нулевого потен-. циала, первые дифференциальные входы усилителе считывания соединены с выводами первой и третьей секцйй разрядной обмотки, а вторые дифференциальные входы усилителей вычитывания - с выводами второй и четвертой секций данной обмотки.в,Источники информации,принятые"во внимание при экспертизе1, Шигин А. Г., Дерюгин А А. Цифровые вычислительные машины, фЭнергияф,1976, с. 122.2. Патент США % 3880448,кл. 340-174, 1970 (прототип) 3 781 97Цель изобретения - уменьшение потребляемой мощности и упрощение устройствадля записи информации в магнитные оперативные блоки памяти,Поставленная цель достигается тем,что в устройстве,...

Устройство для контроля памяти

Загрузка...

Номер патента: 783855

Опубликовано: 30.11.1980

Автор: Прокофьева

МПК: G11C 29/00

Метки: памяти

...счетчик 12 в нулевоесостояние и поступает на вход формирователя 15. Сигнал с выхода Формиро-вателя разрешает блокировку нечетных адресов проверяемого блока 20.При этом формирователь 3 формируетчетные адреса, по которым производится считывание информации из проверяемого блока 20.40 Считанная информация поступает насхему 10 сравнения, и сигнал с блока14 разрешает сравнение считанной информации с информацией, хранящейся врегистре 9 числа. При отрицательном 4 результате сравнения производитсяостанов работы. устройства. При положительном результате сравнения формирователь 15 формирует сигналы, покоторым производится повторная записькода, хранящегося в регистре 9 числа,например 00, по всему массивудолбление кодом 11 по четнымадресам...

Устройство для контроля постоянных блоков памяти

Загрузка...

Номер патента: 783856

Опубликовано: 30.11.1980

Авторы: Матанов, Каминский

МПК: G11C 29/00

Метки: постоянных, блоков, памяти

...образом,783856 аказ 8558/5одписное ВНИИПИТираж 662 Предположим, что в рассматриваемый момент времени счетчик 2 находит".сяв нулевом состоянии, тогда с выхода 3 счетчика 2 разрешающий уровень поступает на входы 8 элементов 7 2 ИИЛИ, а запрещающий уровень с выхода 4 счетчика 2 поступает на входы ,10 элементов 7 2 И-ИЛИ сигналы с выходов 5 счетчика 2 поступают на вхо-. ды 9, а сигналы с выходов б счетчика 2 поступают- на входы 11 элементов 7 2 И-ИЛИ. При этом на выходах 12 элементов 7 2 И-ИЛИ устанавливается код адреса, соответствующий выходам 5 счетчика 2, т,е. все нули, и с выходов эталонного блока 13 памяти и бло ка 17 производится считывание соответствующей этому адресу информации и сравнение в блоке 15 сравнения с выходом результата...

Элемент памяти

Загрузка...

Номер патента: 788175

Опубликовано: 15.12.1980

Авторы: Павлова, Барашенков

МПК: G11C 11/40

Метки: элемент, памяти

...9 управления, проходящими на затвор транзистора 2 опроса через запоминающий конденсатор 3. Величина сигнала на затворе транзистора 2 опроса определяется амплитуЗО дой сигнала на шине 8 управления, отношением величины паразитных емкостей затвора транзистора 2 и емкости конденсатора 3, состоянием конденсатора 3 и может быть достаточно большим для надежного открывания тран" эистора 2 опроса как при хранении сигнала логической "1"., так и логи 40 ческого "0". После окончания импульс-. 45ного сигнала на шине 8 проводимость транзистора 2 опроса определяется хранящейся на запоминающем конденсаторе3 информацией. 50 В случае хранения "1" транзистор 2 опроса открыт, что приводит к разряду конденсатора 4 после окончания импульса на шине 7 опроса...

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 790019

Опубликовано: 23.12.1980

Авторы: Иванов, Щетинин, Андреев

МПК: G11C 29/00

Метки: памяти, блоков

...составляет 10 15 20 25 30 Тг 4 СС 2 Съ 3 Рг б 1 00 00 001 1 00 00 001 1 00 00 О 11 1 00 00 011 Начало Запись 001 по АК Наименование операции Запись 001 по АКЧтение 001 по АК, Сдвиг(й+1)х(п+1) бит,где М - емкость накопителя блока памяти, а и - разрядность накопителя. Единицы добавляютсяза счет дополнительного контрольногоадреса (АК) и контрольного разряда(РК), Для полной Функциональной проверки однократно программируемогоблока памяти необходимо убедиться вработоспособности его составных компонентов: адресных и разрядных формирователей, дешифраторов адреса, усилителей воспроизведения, формирователей сигналов управления, а также необходимо проектировать целостностьсамих элементов памяти накопителя. Для контроля работоспособности...

Устройство для управления регенерацией информации в блоках динамической памяти

Загрузка...

Номер патента: 792290

Опубликовано: 30.12.1980

Авторы: Колтыпин, Шацкий

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерацией, блоках

...блока управления пола. ется "1" и таким образом происхолит запись "1" в элемент 7 памяти, адрес которого соот. ветсгвует выбранной строке. Состояние счетчика 2 адреса строк меняется с частотой по сигналам блока 1 уп. равления. С этой же частотой в конце каждо. го интервала состояния счетчика 2 блок управ- ления вырабатывает сигнал запроса периодической регенерации, по которому на вторых входах вторых элементов И 8 устанавливается "0", запрещая прием информации в элемен. ты 7 памяти, а на управляющем входе второго блока 4 адреса строки устанавливается логический уровень, коммутирующий адрес, со. лержащийся в счетчике 2, на входы дешифратора 5 адреса строки через второй блок 4 адреса строки. Если при этом иэ адресуемого элемента 7...

Устройство для программированияблоков постоянной памяти

Загрузка...

Номер патента: 794667

Опубликовано: 07.01.1981

Авторы: Владимиров, Матросов, Абалтусов, Балашов, Городецкий

МПК: G11C 17/00

Метки: памяти, программированияблоков, постоянной

...ключей 14 и 15, шину питания 16, ограничительный элемент 17, элемент ИЛИ НЕ 18, блок управления 19, шину нулевого потенциала 20.Перед началом работы потребитель матриц (ПЗУ) на (БИСах) с обычными или нихромовыми перемычками или матриц резисторного И ПЗУ с плавкими связями, в соответствии с требуемой программой хранения постоянной информации, составляет, многофункциональные таблицы истинности, которые являются спецификацией содержи10 15 65 5мого матриц ПЗУ. Затем осуществляется программирование матриц ПЗУ с помощью предложенного устройства,Устройство для программирования блоков постоянной памяти работает следующим образом.По начальной установке счетчик адреса 1 с помощью пульта управления 2 и блока управления 19 устанавливается в...

Устройство для записи и контроляпрограммируемых блоковпостоянной памяти

Загрузка...

Номер патента: 796909

Опубликовано: 15.01.1981

Авторы: Попель, Дьяков, Скворцова, Шаромет, Пашкова, Данилин

МПК: G11C 29/00, G11C 7/00

Метки: записи, памяти, контроляпрограммируемых, блоковпостоянной

...регистра 2 с содержимым регистра 3 в блок 1 проходиткоманда "Годен",Формирование величин верхних и нижних границ импульсов формирователей 1921 происходит автономно после ааписи вблок 16 последнего слова, Счетчик 17тактируется собственным внутренним генератором. Каждое состояние счетчика 17расшифровывается дешифратором 15 в поаиционный код и вызывает считываниесоответствующего слова в виде двоичного кода из блока 16.Двоичный код каждого слова из блока16 преобразуется цифроаналоговым преобрааователем 18 в аналоговый сигнал.Этот сигнал через открытый соответствующим позиционным кодом дешифратора15 ключ 14 поступает и запоминаетсяв блоке 13, С выходов блока 13 соо 1ветствующие сигналы напряжения постуМпают на формирователи 19-21....

Устройство для изготовления разрядныхобмоток b блоках памяти матричноготипа

Загрузка...

Номер патента: 798992

Опубликовано: 23.01.1981

Авторы: Буркин, Селезнев

МПК: G11C 5/12

Метки: памяти, разрядныхобмоток, блоках, матричноготипа

...только для прошивки разряд.ной обмотки б, жестко срепляется срамой 1, В плоскости шаблонной плиты 8 размещается по крайней мере одна подвижная планка 9 для линии 10протинолежащих петель 11 разряднойобмотки 6, причем, в зависимости отколичества линий 10 противолежащихпетель 11 н матрице 2, таких подвижных планок 9 в устройстве может бытьнесколько, На коле шаблонной плиты8 и на укрепленных с помощью фиксатора 12 подвижных планках 9 выполняются отверстия 13 для шпилек 14, расположенные точно напротив каждой петли11 в схеме изготавливаемой матрицы2. При этом диаметр наилек 14 соответствует внутреннему диаметРу эакругления петель 11 разрядных обмоток би отверстиям 13 в шаблонной плите 8и подвижных планках 9, Ьлильки 14свободно вставляются...

Ячейка памяти для буферного запо-минающего устройства

Загрузка...

Номер патента: 798998

Опубликовано: 23.01.1981

Автор: Мамонов

МПК: G11C 19/00

Метки: устройства, запо-минающего, буферного, памяти, ячейка

...второго ЭК-триггера, С-входы р ЗК-триггеров соединены соответственно с информационными шинами, В-входы 3 К-триггеров подключены к шине сброса, другой вход элемента И-НЕ подсоединен к нулевому выходу второго ЗК-триггера и Э-входу первого ЭК- триггера, выход элемента И-НЕ соединен свыходом ячейки памяти.На чертеже изображена функциональная схема предлагаемой ячейки памятиУстройство соедржит первый и вто рой 3 К-триггеры 1 и 2, элемент И-НЕ 3, информационные шины 4 и 5, шину сброса б, шину 0 7 и шину 8 сигнала переполнения.На чертеже представ. лен один из вариантов буферного ЗУ, 25 выполненный на предлагаемой ячейкепамяти.Устройство работает следующим образом.В исходном состоянии триггеры 1 ЗОи 2 обнулены. На шине 7 присутствуетсигнал ф 1,...

Блок памяти

Загрузка...

Номер патента: 799000

Опубликовано: 23.01.1981

Авторы: Нозик, Василишин, Ростовцев

МПК: G11C 11/02

Метки: памяти, блок

...вгруппы 103,104,105 шины считывания 25 82,87,92,93; 83,88,89,94) 84,85;90,95 соответственно и подключены кусилителям 93,99,100 считывания соот.ввтственно. Выходы усилителей 97"100считывания соединены со входами эле Мавта ИЛИ 101.Устройство работает следующим образом.При считывании информации подаются полутоки выборки в одну иэ адресных шин 65-72 и в одну из разрядных шин 73-80. Один из сердечников 1-64, в котором суммируются полутоки выборки, выбирается и наводит рабочий сигнал в соответствующей шине считывания одной из групп шин 102-105 считывания, при этом в других шинах этой же группы сигналы помехи не наводятся, так как полувыбранные вердечники не охватываются этими шинами, т.е. эти шины считывания выполняют Функцию шунтирующей...

Статическая ячейка памяти на мдптранзисторах

Загрузка...

Номер патента: 799004

Опубликовано: 23.01.1981

Авторы: Минков, Уросов, Гафаров, Лушников, Соломоненко

МПК: G11C 11/40

Метки: памяти, мдптранзисторах, ячейка, статическая

...5, затвор которого соединен с числовой шиной б, Междустоком транзистора 2 и разряднойшиной 7 включен транзистор 8, затвор 25которого также соединен с числовойшиной б. Между стоком транзистора 1и разрядной шиной 4, и между стокомтранзистора 2 и разрядной шиной 7включены, соответственно, элементы 9и 10, сопротивление утечки которых .меньше сопротивления утечки стокаМДП-транзистора 1 или 2 в закрытомсостоянии.В режиме хранения информации числовая шина б имеет потенциал нижепорогового напряжения транзисторов5 и 8 (логический 0). Еслисток транзистора 1 имеет потенциалвыше порогового напряжения транзистора 2 (логическая ф 1 ф), а сток транзистора 2 имеет потенциал логического 0, то это состояние хранитсянеограниченно длительное...

Ячейка памяти для буферногорегистра

Загрузка...

Номер патента: 799010

Опубликовано: 23.01.1981

Автор: Цирлин

МПК: G11C 19/00

Метки: буферногорегистра, памяти, ячейка

...в (+1)-й ячейке оказался ( +1) -й разряд сдвигаемого кода, в результате чего в дополнительный триггер 8 (1+1)-й ячейки записалась информация, этот триггер оказался в состоянии 110 или 101. Эти состояния дополнительного триггера 8 (1+1)-й ячейки разрешают перепись информации из (1-1)-й ячейки в -ю ячейку через элементы 2 и 3. При этом, очевидно в 1-ю ячейку запишется 1-й разряд сдвигаемого кода,а в (1-1) -й ячейке информация будет стерта. Условием пе реписи информации из основного триггера 4 1 -й ячейки в ее дополнительный триггер 8 является наличие информации в основном 4 и дополнительном триггерах 8 (1+1)-й ячейки и отсутствие информации в (1-1)-й ячейке. Эти условия являются признаком того, что в 1-ю ячейку записан 1-й разряд...

Устройство для контроля блокапостоянной памяти

Загрузка...

Номер патента: 799019

Опубликовано: 23.01.1981

Автор: Носачев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...9 управления, первыйвторой и третий выход которого соединены соответственно с первым выходом устройства, входом счетчика 1 иодними из входов элементов И 4, апервый вход блока 9 подключен к выходу схемы 5 сравнения .Входы схемы 7 сравнения подключены соответственно к выходам регистра8 и выходу сумматора б, один из входов которого соединенс четвертымвыходом блока 9 . Другие входы сумматора б соединены с выходами регист- эора 3. Выход схемы 7 сравнения подключен ко второму входу блока 9.Устройство работает следующим образом.Блок 9 управления Формирует сериюК обращений по каждому адресу заданного массива адресов блока 2. Информация блока 2, считываемая при первом обращении к проверяемому адресу,передается в регистр 3 числа с помощью...

Устройство для контроля памяти

Загрузка...

Номер патента: 799020

Опубликовано: 23.01.1981

Авторы: Герасимова, Усов, Колосков

МПК: G11C 29/00

Метки: памяти

...и шин, соединен с первым входом первого мультиплексора 2, выход которого, содержащий и шин, подключен ко входу первого блока 9 свертки по модулю два и первым входам Формирователей сигналов групп 4 и 5.Вход регистра 1 адреса соединенсо вторым входом, содержащим и шин,первого мультиплексора 2 и с однимиэ выходов ФормироватЕлей 5 сигналов второй группы, другие выходы которых подключены к первому входу, содержащему в шин, второго мультиплексора 3, второй вход которого, содержащий в шин, соединен с одним извыходов Формирователей сигналов первой группы 4, другие выходы которыхподключены к третьему входу, содержащему и шин, первого мультиплексора 2. Выход второго мультиплексора 3соединен со вторыми входами Формирователей сигналов первой 4 и...

Устройство для контроля блоковполупроводниковой памяти

Загрузка...

Номер патента: 799021

Опубликовано: 23.01.1981

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти, блоковполупроводниковой

...суммируя свое содержимое со значением очередного вектора несоответствий . В случае наличия хотя бы одной ф 1 ф в регистре 14 (это фиксирует элемент ЕО ИЛИ 16) блок управления 3 запрещает работу генератора 1 и вырабатывает сигнал записи "1" по адресу, Формируемому в данный момент генератором 2, в те разряды накопителя 11, которые соответствуют "1" на его управляющих входах, соединенных с выходами регист- ра 14 через мультиплексор 18. Тем самим в накопителе 11 Фиксируется адрес сбойной" ячейки путем записи ф 1 ф только в те разряды накопителя, которые соответствуют неработоспособным микросхемам памяти. Одновременно блок 3 Формирует цикл восстановления состояния "сбойной" ячейки . При этом блок 8 под действием сигнала с...

Ячейка памяти для реверсивногорегистра сдвига

Загрузка...

Номер патента: 801102

Опубликовано: 30.01.1981

Авторы: Фурманов, Коробков, Коробкова, Лебеденко

МПК: G11C 19/00

Метки: реверсивногорегистра, ячейка, сдвига, памяти

...в триггер 2 в случае единичногозначения ее задерживается на величину а 1 , следовательно даже в предельном случае эта длительность не больше 2 T , следовательно максимальная частота импульсов сдвига равна формации третий вход установки 0 которого подключен к нулевому выходу триггера приема и хранения информации, четвертый вход установки О триггера передачи соединен со второй шиной управления реверсом, вход уста- нонки О триггера приема и хранения информации соединен с третьей шиной управления сдвигом.На чертеже изображена функциональная схема ячейки памяти.Схема содержит триггер 1 передачи информации, триггер 2 приема и хранения информации,шины 3 и 4 управления реверсом, шины 5-7 управления сдвигом, элементы ИЛИ-НЕ 8-10, на которых...

Ячейка памяти для полупостоянногозапоминающего устройства

Загрузка...

Номер патента: 805414

Опубликовано: 15.02.1981

Автор: Сафронов

МПК: G11C 17/00

Метки: устройства, ячейка, памяти, полупостоянногозапоминающего

...изготовления. зобретения - упрощение и поадежности ячейки памяти для+иа. 2. Составитель Ю. Розентальедактор Л. Повхан Техред А,Бабинец Корректор Л. И Заказ 914/76 Тираж 656 ПодписноеНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. 4/ Филиал ППП "Патент", г. Ужгород, ул. Проектн Ток записи выбирается таким, чтобы носитель перемагничивался в области значений Ни не перемагничивался в области значений Н . Носитель магнитной записи намагничивается в перпендикулярном направлении.Работа предложенной ячейки памяти для ППЗУ осуществляется следующим образом.При записи информации в ячейку через ленту 6 пропускается электрический ток смещения 1 , и лента 0 нагревается до температуры,...