Патенты с меткой «памяти»

Страница 14

Устройство для контроля памяти

Загрузка...

Номер патента: 714504

Опубликовано: 05.02.1980

Авторы: Иванов, Мысов, Карелин, Семенов, Пресняков, Андреев

МПК: G11C 29/00

Метки: памяти

...на блок 5, поступает по кодовым шинам 15.На фиг. 3 изображены сигналы И, йИ 1 на прямом 16 и инверсном 17 выходах генератора 6, сигналы И- И на эвыходах 18-20 первом, второго и третьего регистров 8 и сигнал И состоянияшины 14 сопровождения, соответствующий появлению информации, считанной из,блока 5 памяти ответ по первому обра 25шению - обр. 1, ответ по второму обращению - обр. 2 и т,д).Устройство работает сдеду 1 ошим образом,зоБлок 1 формирует команды, поступаю"шие в блок 5, и при командах считыванияформирует эталоны, которые поступаютна входы накопителя 3, Задержка в формйровании команд и эталонов происходит зЗлишь на время, когда контролируемый(на фиг. 2 показано только трирегистра 8)с каждым тактом генератора 6 про" исходит...

Запоминающий модуль для блоков постоянной памяти трансформаторного типа

Загрузка...

Номер патента: 716060

Опубликовано: 15.02.1980

Авторы: Мурнэк, Ардалионова

МПК: G11C 5/02

Метки: запоминающий, памяти, постоянной, модуль, блоков, типа, трансформаторного

...вне сепаратора скобой 7. В нижней части сепврвторв установлена подвижная планка 8, на которую опираются П-образные сердечники. В рабочем положении планка 8 стопорится пружинным замком (на чертежах не показан).716060Технико-экономический аффект состоит о-:в том, что в предложенном модуле упрое щается процесс смены информации, возэд можна быстрая замена П-образных сердечот 5 ников и ярм, что повышает ремонтопригод"ность модуля,3В съемной крышке 3 выполнены гнеда фв", в которых установлены ферритвые ярма 9 и вкладыши 10. Ферритовыярма удержйваюФся от выпадания из гнеребром с" крышки и независимо"другдруга поджимаются к соответствующимП-образным сердечникам пружинами 11,закрепленными на крышке,В подвижной планке 8, показанной нафиг....

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 717668

Опубликовано: 25.02.1980

Авторы: Самсонов, Лучин, Перелыгин, Праслов

МПК: G01R 29/00

Метки: памяти, блоков

...информации контроля и последующей одновременной передачи ее на контролируемый объект, помещенный в контактныйблок 21,Устройство работает следующим образом.Контроль параметров складывается издвух этапов, первый из которых являетсяподготовительным, когда в узлы и блокиустройства заносится необходимая информацияв соответствии с требуемым алгоритмом кон.троля. На втором этапе происходит переза.пись этой информации в Д-триггеры регистров 17 и 18 и блоков 19 и 20 регистров,передача ее на входы контролируемого объектаи собственно измерение соответствующего па.раметраПо сигналу разрешения от программногоблока 4 на реализацию требуемого алгоритмапроверки на выходах блока 3 блока 1 управления устанавливаются следующие сигналы:сигнал...

Устройство для адресации буферной памяти

Загрузка...

Номер патента: 717771

Опубликовано: 25.02.1980

Авторы: Багаев, Бабаян, Сахин, Ким

МПК: G06F 13/06

Метки: адресации, буферной, памяти

...ров 6 и 7 записывается в регистры 8 и 9 выбранной пары база-индекс", Появляется сигнал на выходе соответствукзцего элемента И 3.2, который поступает на шифратор 3.8. Информация шифратора 18 и 9-12 разряды входного индексного регистра 6 подаются на регистр 17. По но меру сектора, определяемому по старшим разрядам регистра 17, обнуляется соответствующая ячейка памяти 16,5, Исполнительный адрес подключается к выходу блока 4 и поступает в оперативную память. Информация со считанного блока данных поступает в блох 5 и в буферную память 3, где записывается по адресу, определяемому 0-6 разрядами регистра 17 адреса, по этому же адресу записывается ф 1" в соответствующий бит памяти 16.6. При выполнении операции счнт.твания выход блока 5...

Устройство для выборки информации из блоков памяти

Загрузка...

Номер патента: 720504

Опубликовано: 05.03.1980

Авторы: Смирнов, Золотаревский, Нэллин

МПК: G11C 7/00

Метки: выборки, памяти, информации, блоков

...первым считываемым импульсом ффявляется импульс данных. В исходном состоянии элемент И-НЕ 3 по двум входам разрешен (фиг. 2 - 3, 5) а первый считываемыйимпульс с выхода этого элемента проходиткак импульс данных через инвертор 14 насчетный вход счетчика 22, на вход установкив 0 счетчика 21 и на вторые входы элементов И 6 - 9. Кроме того, первый считываемый импульс поступает на вход блока управления 19 (фиг. 2 - 2). С его выхода поступает отрицательный стробирующий сиг.нал (фиг. 2 - 3), который является запрещающим сигналом для элемента И-НЕ 3и одновременно разрешающим для элемента И-НЕ 1.Второй импульс, поступивший на вход иустройства, если он расположен в зоне стробирующего сигнала, вырабатываемого блоком управления 19, будет...

Динамическая ячейка памяти

Загрузка...

Номер патента: 720512

Опубликовано: 05.03.1980

Авторы: Тильман, Шпитальник, Коган, Голованевский

МПК: G11C 21/00

Метки: памяти, динамическая, ячейка

...прототипа обладает низкой помехоустойчивостью, что является ее существенным недостатком.15 Целью изобретения является повышениепомехоустойчивости ячейки памяти.Г 1 оставленная цель достигается тем, чтов динамической ячейке памяти, содержащей запоминающие элементы, выход первого из которых соединен с первым выходом ячейки памяти и с первым входом считывания второго запоминающего элемента, выход которого соединен с первым входом считывания первого запоминающего элемента, вто) г 1 ие,ч е к5035, МмкваФилиал и ц ц и);,Региегии веиииги кегииРетеии):55) Ри)еккиг, Ужгорои еиг,5Однако величина выходного сигнала помехи элемента 1 будет недостаточна, чтобы полностью считать элемент 2 и он останется практически в состоянии 1. С выхода элемента 2,...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 720515

Опубликовано: 05.03.1980

Авторы: Поваляев, Хуринов

МПК: G11C 29/00

Метки: оперативной, памяти

...два соответствующих скорректированных информационных битов и скорректированного паритета сдержимым регистра 6 и синдромного кода. Несравнение указывает на логическую ошибку в аппаратуре устройства.В случае обнаружения ошибки в одномиз битов прочитанного из памяти кода Хэммикга дешифратором 11 будет выработан сигнал коррекции этого бита, который используется для блокировки соответствующе го синдромного бита на входе блока 12,так как при чтении из памяти ошибку в коде Хэмминга исправлять не нужно.Операция селективной байтовой записив оперативную память начинается с функции чтения с последующей записью. Информация, подлежащая записи, поступает на второй вход 16, сопровождаемая битами паритета и маркерами записи. поступающими на вход 1....

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 721853

Опубликовано: 15.03.1980

Авторы: Шопен, Колясникова, Салямов

МПК: G11C 29/00

Метки: памяти, оперативной

...генератора7 и элемента НЕ 9, а выход соединенсо входом триггера 8. Вход элементаНЕ 9 подключен к выходу элемента ИЛИ3, Входы элемента ИЛИ 3 - Зсоединены с выходами дешифратора 4Первые входы элементов И 2 - 2 под 3 оаключены к выходам триггера 8, вторые входы - к выходам элементов ИЛИ3 - 3, а выходы - к выходам уст 2 П+1ройства,Устройство работает следующим образом.Тактовые импульсы генератора 7изменяют состояние счетчика 1, азатем - счетчика 1, Дещифраторы4, и 4 управляют включением координатных шин 10 ЗУ через элементыИЛИ 3-3,и И 2 - 2Далеепроисходит последовательный перебор шинХ и выбор адресов зигзагомф по двумсоседним координатным шинам У, Гриобегании всех значений счетчика 15выбирается одно половина адресов ЗУ,расположенная...

Устройство для контроля записи информации в блоках памяти

Загрузка...

Номер патента: 723675

Опубликовано: 25.03.1980

Авторы: Бигун, Литвиненко

МПК: G11C 29/00

Метки: памяти, записи, информации, блоках

...10,Информация, подлежащая записи, поступает на шины Ввод числа, откуда она подается на вход ОЗУ и напервые входы схемы сравнения 2. Счи-25танная информация с выходов ОЗУ подается на клеммы Вывод числаи навторые входы схемы сравнения 2.Устройство работает с едующим образом. 30При подаче сигнала на шину Запрос запускается формирователь записи 10, По переднему фрочту сигналас выхода формирователя записи 10 запускается Формирователь интервала. записи 6, длительность импульса которого определяет число возможных циклов записи (при условии появлениясигнала сбоя на выходе схемы сравнения 2) и через элемент ИЛИ 3, Формирователь считывания 4. Сигнал с 40выхода элемента ИЛИ 3 поступает нашину Запись ОЗУ,После записи числа, поступающегона вход ОЗУ...

Устройство для контроля постоянной памяти

Загрузка...

Номер патента: 723676

Опубликовано: 25.03.1980

Авторы: Матвиенко, Поздняков, Кащич, Нипот

МПК: G11C 29/00

Метки: постоянной, памяти

...помодулю два всех разрядов блока 10 постоянной памяти. При подаче на входблока па:тояцной памяти кода адреса изоимпульса запроса с его выходов считывается и поступает информация черезблок 1 на счетный вход триггера 3, После считывания всей информации с блока10 постоянной памяти, в случае отсутст 35вия в его работе. сбоя счетный триггер3 установится в состояние "0,При этом элемент И-НЕ не сработает при поступлении на шину 7 сигнала опро, са равного единице, Данный сигнал поступает один раз, например, в конце цикла считывания всей информации с блока 10 постоянной памяти. При нарушении работы аппаратурной части блока постоянной памяти или сбое в его программе счетный триггер 3 установится в состояние 1". Это приведет к срабатыванию...

Полупроводниковая ячейка памяти

Загрузка...

Номер патента: 723680

Опубликовано: 25.03.1980

Авторы: Метрик, Гурьев

МПК: G11C 11/40

Метки: памяти, ячейка, полупроводниковая

...время действия первого55и второго тактовых импульсов. Во воемя действия первого тактового импульса открыты также. транзистор 3 считывания и, в случае хранения 1, инФормационнЫй транзистор 4, поэтому через бОтранзисторы 4, 3 и 1 происходит зарядпаразитной емкости разрядной шины 8ь случае хранения .1 в ячейке па-мяти (считывание 11). Если в ячейке памяти хранится 0, то инфор- б 5 мационный транзистор 4 закрыт и перазитная емкость на эарядится (считывание0 ) . Во воемя действия второго тактового импульса транзистор 3считывания закрывается, на разряднуюшину 8 подается код записываемого числа 1 или 10, транзистор 2 записи открывается импульсом,. поступаюк 1 имна вторую шину 11 тактового питания,и запоминающий конденсатор 12 подключается к...

Формирователь импульсов выборки элементов памяти

Загрузка...

Номер патента: 723681

Опубликовано: 25.03.1980

Авторы: Подопригора, Дятченко

МПК: G11C 7/22, G11C 11/40

Метки: импульсов, памяти, формирователь, выборки, элементов

...0 .,ц- падение напряжения нвпереходе база-эмиттер открытого транзистора 10;1 - ток базы транзистора 10; Й - сопротивление резистора 5Причем О " О , , т,е, произошло повышение потенциала шины выборки 6.После того, квк выключится генератор тока выборки 7, начнется повышение по 30 вьнцивлв базы транзистора 2. Так как р-и-р транзистора 1 является более инерционным, чем п-р-и транзисторы 2 и 10, то его ток коллектора обеспечивает повышение потенциала базы транзистора 2 настолько, что включается транзистор 2 и выключается транзистор 10. Это приводит формирователь импульсов в первоначальное состояние, когда транзистор 2 открыт, а транзисторы 1 и 10 закрыты, В свою очередь, потенциал шины выборки 40 7236830 - падение напряжения нв...

Запоминающий модуль для постоянных блоков памяти

Загрузка...

Номер патента: 726586

Опубликовано: 05.04.1980

Авторы: Корсунский, Петросян, Козырь

МПК: G11C 11/00

Метки: постоянных, памяти, запоминающий, модуль, блоков

...3 и имеют внешние выводы ЪАдресные шины 10 соединены с катодами диодов адресных элементов связи 7 иимеют внешние выводы Ц Вентильные " элемейтьт" на диорах первой группы 11подключены анодами к выходам (катодам)вентильньтх элементов на диодах 5, а катодами - ко входам (анодам) диодовЖемеитов форсирования исходного состоя"ния 12. Дополнительные шины 13 дляварьирования разрядности соединены скатодами диодов элементов связи эапоми 40нающего модуля 6, предназначеннъте дляварьирования разрядности, и с анодомдиодов вентильных элементов второйгруппы 14, Выходы (катоды). последних45соедийены с анодами диодов элементовфорсирования исходного состояния 15.Выходы (катоды) диодов элементов форсирования исходного состояния 12 и 15подключены ко второму...

Магнитный аналоговый элемент памяти

Загрузка...

Номер патента: 728165

Опубликовано: 15.04.1980

Авторы: Семушенков, Сидоров, Незамаев

МПК: G11C 27/00

Метки: магнитный, элемент, памяти, аналоговый

...6 и дифференциально включенными Выходными обмотками 7. Начало иконец обмотки управления 5 соединеныс входными клеммами элемента памяти,а начало и конец обмотки записи 4 15соединены между собой через встреч" но включенные диод 8 и стабилитрон 9,причем, если начало обмотки записисоединено с анодом дИода, то конец -с анодом стабилитрона, . 20В процессе работы импульсами тока установки через обмотку 2 обе половины трансфлюксора устанавливаютсяв состояние насыщения, соответствующее максимальному значению остаточно- Яго потока - Ф, , При подаче в обмотку3 импульса тока строба записи диод8 открывается, стабилитрон 9 пробивается и,если ток управления в обмотке41 = О, в обеих половинах трансфлюк- усора устанавливается значение магнитного потокаф-...

Ячейка аналоговой памяти

Загрузка...

Номер патента: 729643

Опубликовано: 25.04.1980

Авторы: Матвеев, Самсонов

МПК: G11C 27/00

Метки: памяти, аналоговой, ячейка

...через элемент следящей обратной связи - с выходомячейки, в инвертирующий вход соепиненчерез элементы отрицательной обратнойсвязи с выходом ячейки и выходом операционного усилителя, подключенного черезвторой ключ квходу выходного повторителя напряжения и к одной из обклапокконденсатора, вторая обкладка которогоподключена к общей шине, введены третий ключ, управляющий вход которого подключен к второму управляющему входу,выход попключен к неинвертирующему входу операционного усилителя, и регуляторнапряжения, выход которого попключен 30к входу третьего ключа,На чертеже представлена принципиальная электрическая схема ячейки аналоговойпамяти,Ячейка аналоговой памяти содержит 35первый ключ 1, второй ключ 2, третийключ 3, первый 4 и второй 5...

Устройство промежуточной памяти разравнивающего типа

Загрузка...

Номер патента: 729833

Опубликовано: 25.04.1980

Авторы: Меликов, Ильканаев, Искендеров

МПК: H03K 5/13

Метки: типа, разравнивающего, промежуточной, памяти

...второго триггера, прямой выход каждого триггера соединен с управляющим входом того же триггера через ячейку И-НЕ, второй вход каждой ячейки И-НЕ соединен с инверсным выходом каждого последующего триггера, а выход генератора синхроимпульсов соединен со вторым входом тт - ной ячейки И-НЕ, выход которой является выходом устройсгва, второй вход каждой ячейки И-НЕ соединен с прямым выюдом каждого последующего триггера через инвертор,На чертеже представлена принципиальная схема устройства,Устройство содержит накопительный регистр, состоящий из Р синхронизируемых триггеров 1-4, ячейки И-НЕ 5-83 7298 инверторы 9-11, генератор 12 синхроимпульсов.При соединении прямого выхода каждого трютера с входомэтого же триггера через ячейку И-НЕ и...

Устройство для записи и считывания информации из блоков полупостоянной памяти

Загрузка...

Номер патента: 733016

Опубликовано: 05.05.1980

Авторы: Монахов, Иванов, Савельев, Косов, Жучков

МПК: G11C 7/00, G11C 17/00

Метки: считывания, памяти, информации, записи, полупостоянной, блоков

...содержит дпя каждого разряда элементы И 1, 2, блок приори)тета считывания информации 3, блок приоритета записи информации 4, блок коммутации 5, элементы И 6, 7 и числовойрегистр 8,В режиме записи с числовых шин в 35устройство подается сигнал "Запись""3ф поступает на блок . приоритетазаписи информации 4, на числовой регистр8, на один иэ входов четвертого элемен 40та И 6, с выхода которого подается потенциал на второй вход - выход блокакоммутации 5. При этом на другой входэлемента И 6 поступает код числа с соот-,ветствующего разряда регистра 8.Блок 4 при записи информации вырабатьвает сигнал разрешения записи на одном из вьжодов при условии окончанияЭзаписи или считьвания в предыдущемцикле, так как время записи...

Ячейка аналоговой памяти

Загрузка...

Номер патента: 733031

Опубликовано: 05.05.1980

Автор: Свистунов

МПК: G11C 27/00

Метки: памяти, аналоговой, ячейка

...с затворомвторого полевого транзистора и однойиз обклвдок третьего конденсатора, другие обкладки второго и третьего конденсаторов соединены с шиной нулевого потенциала.Изобретение поясняется чертежом, накотором представлена схема предлагаемой ячейки аналоговой памяти,Ячейка памяти содержит первый накопительный элемент 1, например конденсатор, первый 2 и второй 3 ключи, например первый и второй полевые транзисторы, второй 4 и третий 5 накопительныеэлементы например конденсаторы, однииз обкладок которых соединены с ооойветствуюшими выводами регулирующегоэлемента 6, например переменного резистора, другие обкладки конденсаторов1, 4 и 5 подключены к шине 7 нулевогопотенциала, подвижный контакт переменного резистора 6 соединен с шиной...

Блок аналоговой памяти

Загрузка...

Номер патента: 734814

Опубликовано: 15.05.1980

Авторы: Сидоров, Вагнер

МПК: G11C 27/00

Метки: блок, памяти, аналоговой

...записи для запоминающего элемента 4, будет равен значению входной аналоговой величины Хвх т, е. Хзп 1 = Хвх.Запись этой величины в запоминающий элемент 4, обладающий нелинейной характеристикой записи-считывания (кривая В фиг, 2), приводит к тому, что при дальней 5 1 о 15 26 25 30 35 ао 45 шем считывании информации, усилитель 5 считывания формирует значение выходной аналоговой величины, равной Х вых, значительно отличающееся от записываемой величины ХвхЕсли же использовать преобразователь 3, который способствовал бы формированию сигнала Хзд = Хзпа (фиг. 2), то после записи этого сигнала на запоминающий элемент 4 при дальнейшем считывании информации усилитель 5 считывания формирует значение выходной аналоговой величины равное Х вьц,...

Устройство для сопряжения основной памяти с процессором

Загрузка...

Номер патента: 736105

Опубликовано: 25.05.1980

Авторы: Ломов, Терешкина, Шульгин

МПК: G06F 13/00

Метки: сопряжения, памяти, процессором, основной

...информация игнорируется, а с соответствующего регистра 2 через первый элемент ИЛИ 4 записываемая информация поступает на группу 8 элементов И-ИЛИ, а с выхода которой - на формирователь 9 и выходные регистры 5. формирователь 9 из 64-разрядной информации по коду 10 Хэмминга формирует 8 разрядов корректирующего кода, который вместе с информацией записывается в выходной регистр 5, соответствующий запущенному блоку. С этого регистра сформированное двойное 15 слово ( 72 разряда) передается на вторую группу информационных выходов в блок памяти и сохраняется на шинах до конца цикла памяти, Одновременно с информацией в блок памяти передается сигнал "Запись" 20 по управляющему выходу 13. В режиме "Чтение" информация из памяти поступает на...

Устройство для сохранения информации в памяти при отключении питания

Загрузка...

Номер патента: 736178

Опубликовано: 25.05.1980

Авторы: Усов, Колосков, Ямпольский, Константиновский, Ганшин

МПК: G11C 29/00

Метки: информации, сохранения, питания, отключении, памяти

...входами элемента ИЛИ - НЕ 18, зь- ход которого подключен ко второму входу элемента И - НЕ 20. 50Устройство работает следующим образом.Напряжение сети, поступающее на вхсд устройства с первого ключа 1, подается на вы прямитель 3 и 4. С выхода фильтра 5 вы.прямленное напряжение подается на истопики опорного напряжения 7 - 9. На блоки сравнения 10 и 11 подаются напряжения с выходов вы. прямителей 3 и 4, а также с выходов источников опорных напряжений 7 и 8. 4На блок сравнения 12 подаются напряжение сети и напряжение с выхода источника опор. ного напряжения 9. На элементах ИЛИ 13 собираются сигналы с выходов блоков 10 - 12,Тактовые импульсы с источника тактовых импульсов 22 поступают на блоки памяти 23, ца счетчик 16 и на генератор...

Устройство для контроля постоянных блоков памяти

Загрузка...

Номер патента: 736179

Опубликовано: 25.05.1980

Авторы: Долгов, Колесниченко, Евстратенко

МПК: G11C 29/00

Метки: блоков, постоянных, памяти

...счетчика 7 и унеличивает его содержание на единицу,Первый коммутатор 20 подключаетвходы контролируемого ПЗУ 5 к выходам раэрядов второго счетчика 9 и посигналам Импульс обращения и 65Импульс сложенияиэ ПЗУ выбирается число по нулевому адресу, которое поступает. н блок 3 логическогоанализа и циклически суммируетсяс предыдущей суммой. Следующий сигнал Тактовый импульс счета устанавливает третий счетчик 12 в единичное состояние, первый коммутатор20 подключает входы контролируемогоПЗУ 5 к выходам разрядов первогосчетчика 7 и по сигналам Импульсобращения .и Импульс сложенияиз ПЗУ выбирается число по первому адресу, которое поступаетв блок 3 логического анализа и циклически суммируется с предыдущей суммой.Результат суммирования...

Устройство для тренировки памяти оператора

Загрузка...

Номер патента: 737979

Опубликовано: 30.05.1980

Авторы: Кудряшов, Чижов

МПК: G09B 9/00

Метки: тренировки, оператора, памяти

...триггера 16 разрешения ввода. Один из-выходов эадатчика 17 времени на ввод ответа соединен с входом установки нуля счетчика21, с нулевым входом триггера 16 разрешения ввода и узлом 1 управления.Узел меток времени и временной задержки содержит генератор 13 метоквремени, счетчик 14 меток времени;блок 15 временной задержки, задатчик17 времени для ввода ответа, логичес.кую схему И 10, триггер 3 пуска. Узелввода имеет клавишный регистр 18 ввода, триггер 16 разрешения ввода, логическую схему ИЛИ 8, логические схемы И 9 и 11, 45Узел регистрации работы операторасодержит регистр 19 эталойных ответов, схему 20 сравнения вводимого иэталонного ответа, счетчик.21 правильных ответов и блок 22 регистрации результатов.Устройство работает следующим...

Ячейка памяти для регистра

Загрузка...

Номер патента: 737991

Опубликовано: 30.05.1980

Авторы: Дудин, Калинин

МПК: G11C 19/00

Метки: ячейка, памяти, регистра

...с выхода триггера 4,,с выхода элемента 1 И-НЕ (на входеего логический О импульсной последовательности С но время большее 1) и инверсия РР. Таким образом,на входе Р-триггера 3 состояние не 4изменяется до тех пор, пока не приходит второй счетный импульс С(время 1 ) . С приходом этого импульса " "снимаетсяединица с соответствующеговхода 2 элемента 2 И-ИЛИ-НЕ, а на выходеэтого элемента появляется.единица и подготавливает триггер 3 к пе.ребросу. С приходом строб-импульса(время 4) триггер 3 перебрасываетсяи подготавливает к перебросу триггер4, который, в свою очередь, перебрасйвается с приходом очередного такта(время 14). Дальше цикл повторяется,1начиная со времени.В режиме записи информации ячейки памяти работает следующим образом. 60С...

Устройство для контроля памяти

Загрузка...

Номер патента: 739657

Опубликовано: 05.06.1980

Авторы: Шлаин, Семенова, Попов, Вертепов

МПК: G11C 29/00

Метки: памяти

...данных иэнакопитепя 8.40Выбранные справочные данные посту-пают в коммутатор 7 и дапее передаютсяпо двум направпениям: в блок обнаружения ошибки 3 для контроля справочныхданных и дпя запоминания в нем информации, необходимой дпя организации раэнотипного и многоуровневого контропя блоков данных переменной длины, и в адресный блок 11 контролируемой памяти дляобеспечения адресного считывания массива50ипи баска данных.Массив,длина которого и аачапьныйадрес указаны в справочных данных, считывается без стирания из контролируемойпамяти, через разрядный бпок 12 поступают в ксммутатор 7 и черезнего - вблок обнаружения ошибки. 3 на контроль,опредепяемый справочными данными, резупьтаты которого выдаются в блок уп 57 4равления 4 длявыработки...

Устройство для контроля памяти

Загрузка...

Номер патента: 739658

Опубликовано: 05.06.1980

Автор: Шевченко

МПК: G11C 29/00

Метки: памяти

...и контроль записанной информации по 1 =му адресу (,) =1,2,3 . Ии 43 ) и по постоянному ) -му25 адресу с увеличейием на 1.-го адреса при переборе всех ) -х адресов, Достигается. это следующим образом. По сигналам из блока управления 1 адресный регистр 2 устанавливается в состояние30 1 -го адреса, триггер 3 устанавливает коммутатор 4 в такое состояние, по кото- - рому сигналы адреса регистра 2 проходят через коммутатор 4 на выход устройства. Блок формирования импульсов записи и чтени я 5 по сигналам из блока формирования15 тестов 6 и блока управления 1 выдает на выход устройства сигнал чтения ф 1 ф. Чте:ние ф 1 ф, таким образом, производится по-му адресу проверяемого, блока памя 40Регистр 7 устанавливается в состояние ) -го адреса и...

Способ изготовления кодовых жгутов для блоков памяти трансформаторного типа

Загрузка...

Номер патента: 743024

Опубликовано: 25.06.1980

Авторы: Жуков, Ионов, Мелик-Оганджанян

МПК: G11C 5/02

Метки: памяти, жгутов, кодовых, блоков, типа, трансформаторного

...платой и укладывают на плате провод.Затем иглу выводят за пределы платы и всоответствии с заданной программой ее про О водят между установленными на приспособлении направляющими и штырями, с помощью которых формируется из провода жгут заданной формы и размеров. Далее иглу снова выводят на плату, укладывают с ее734024 Формула изобретения рролпрдр ут из рро 1 одс ель В. КосШуфрнч нКорректор Н. СтПодписноеСССРнйб., д. 4/ЬПроектная.Состава вв Техред К. Тнраж бо 2 ИИПИ Государственно по делам изобретен 5, Москва, Ж - ЗЬ; Р ППП кПатентэ, г. Ужедактор Т. Иваноказ 3474/44ЦН о ком нтетай н открыт аушская на город, ул. ПЗлиал помощью на плате провод и в конечной точке у требуемого отверстия платы прошиваюзтчерез отверстие эластичные прокладки,...

Устройство для контроля памяти

Загрузка...

Номер патента: 743039

Опубликовано: 25.06.1980

Авторы: Култыгин, Гласко, Вариес

МПК: G11C 29/00

Метки: памяти

...10. Первый вход триггера 10 соединен с пятым выходом блока 1 и одним из входов счетчика 7, другие вход и выход счетчика 7 подключены соответственно к выходу блока 6 сравне ния и входам элемента 8 И, выход которого подключен ко второму входу триггера 10.Устройство работает в двух режимах проверки адресного тракта(проверка входных цепей, проверка выходных цепей адресного тракта). В обоих режимах выявляются неисправности, приводящие к постоянному выбору или ньвыбору адресного тракта по какому-либо входу (выходу).Рассмотрим работу устройства при проверке входных ,цепей адресного тракта.При пуске устройства происходит автоматическая установка в "ноль регистров 2,5 и 1 1 и счетчика 7 (на чертеже соответствующие цепи установки условно не...

Устройство для тестовой проверки памяти

Загрузка...

Номер патента: 744577

Опубликовано: 30.06.1980

Авторы: Лихтер, Белалов

МПК: G06F 11/00

Метки: проверки, тестовой, памяти

...При обнаружении ошибки, некорректируемой по используемой модификации кода Хэмминга,узел 10 выдает н процессор сигнал обошибке,Для выдачи в процессор узлом 11формируются контрольные разряды понечетности (четности), При обычныхоперациях выборки выходной коммутатор 12 пропускает эти разряды навыходной регистр 1 3 вместе с разрядами группы 20 регистра 9.При проверке, например, узла 10код операции записи, принимаемый вразряды группы 14 регистра 1, содержит специальный признак, по которомуузел 5 вырабатывает упранляющийсигнал, поступающий на входнбй коммутатор, который блокирует передачусформированного узлом б регистра 1.В память 8 в качестве контрольногоФормула изобретения Устройство для тестовой проверки памяти, содержащее регистр...

Устройство для выборки адресов из блоков памяти

Загрузка...

Номер патента: 744722

Опубликовано: 30.06.1980

Авторы: Кассихин, Люмаров

МПК: G11C 8/00

Метки: адресов, блоков, выборки, памяти

...адресные шины 18 и 9 каждого адресного формирователя 1 за пределами цикла памяти заряжены до уровня1 п -о МОП.транзисторами 5 и 8, где и - напряжение питания стока, 0 о - пороговое на прякенйе МОП.транзисторов обогащенного типа. Первым сигналом временной диаграммы фиг. 2) является сигнал предварительного заряда по первой тактовой шине 12, имеющей форму импульса с амплитудой .)с. На входных адресных шинах 20 в начале предварительного заряда и в течение всего времени предварительного заряда должен бытьустановившийся, адрес. По сигналу 12 по первой тактовой шине уровень сигнала 13 по второй тактовой шине понижается до уровня земли О и выходные адресные шины 18 н 19 отключаются от шины питания Ца МОП-транзисторы 6 н 9 вводятся в...