Патенты с меткой «логическая»

Магнитная логическая схема

Загрузка...

Номер патента: 122935

Опубликовано: 01.01.1959

Авторы: Моргачева, Яковенко, Кобленц

МПК: H03K 19/16

Метки: магнитная, логическая, схема

...запертым. Сигнал на выходе схемы (клеммы 18, 14) будет лишь при установлении в 1 основного сердечника 1. Обмотка в, на основном сердечнике служит для компенсации помехи при записи 1 на компенсационном сердечнике 2.На фиг. 2 приведена предлагаемая схема инвертора. Вход основного сердечника 15 соединен с генератором единиц, выполненным на сердечнике 16, имеющем непрямоугольную петлю гистерезиса. Сигнал, по122935данный на жже+меммвщ 17, 18), инвертируется с задержкой на один такт.,ф 3 ф 6 1,Предложен ь " чцип компенсации используется также в схеме нсоМдйЯп Ь ной на фиг. 3. Сердечник 19 выполнен на материале с цфис ьной петлей гистерезиса. Сигнал в обмотке ы, этого сердечника будет присутствовать лишь при предварительной установке в 1...

Трехтактная логическая схема разноименности или нет на ферритовых сердечниках

Загрузка...

Номер патента: 124713

Опубликовано: 01.01.1959

Автор: Стороженко

МПК: H03K 19/16

Метки: сердечниках, ферритовых, трехтактная, разноименности, логическая, схема

...сердечник б в исходное состояние, Возникающая на выходной обмотке сердечника б э.д.с, создает ток во входных обмотках сердечников 7 и 8. Обмотки включены так, что сердечник 7 при протекании тока сохраняет исходное состояние, а сердечник 8 перемагничивается. Продвигающий импульс со сдвигом на два такта возвращает сердечник 8 в исходное состояние, перенося записанную информацию на сердечник 9, Приходящий со сдвигом на три такта по отношению к входному импульсу продвигающий импульс возвращает сердечник 9 в исходное состояние. При этом на зажимах 10 возникает выходной импульс.При одновременном воздействии входных импульсов на входных зажимах 1 и 2 перемагничиваются сердечники 5 и 6. Под действием продвигающего импульса сердечники...

Логическая схема или и не-или

Загрузка...

Номер патента: 126661

Опубликовано: 01.01.1960

Автор: Стрелков

МПК: H03K 19/084

Метки: логическая, не-или, схема

...напряжение смещения по постоячному току - Е и + Е соответственно. Через точку е осуществляется выход Операции НЕ ИЛИ, а через точкуж - выход операции ИЛИ. В качестве кодов 1 логических переменных приняты положительные, а в качестве кодов 0 - отрицательныеимпульсы или,потенциалы.щСхема работает следуюшим Образом,При поступлении отрицательного синхроизирующего импул,са вОтсутствие положительных входных сигналов триод Т отпирается и иодном выходе схемы в точке е возникает полож 1 тельный млульс, означаюШий выпьчнение логической операции НЕ ИЛИ над и вход 1 ым 1двоичными переменными (код 1),.а на другом выходе схемы В точке ж хе= возникает (триц(т(лыый м;(ульс, озцачающцй цсвыолцсц(н логи 1 сской операции ИЛИ (код О). В случае наличия хотя...

Ферротранзисторная логическая схема “запрет”

Загрузка...

Номер патента: 130239

Опубликовано: 01.01.1960

Автор: Гурвич

МПК: H03K 19/16

Метки: логическая, схема, запрет, ферротранзисторная

...14 при перемагничивании сердечника 2 импульсом тока запрета и направленная навстречу э.д.с, е, не может открыть транзистор,так как она оказывается включенной последовательно с обратным сопротивлением диода 4,Во втором такте подается импульс тока списывания в обмотки списывания 9 и И обоих сердечников, переводящий сердечники из состояния 1 в состояние О, В процессе перемагничивания сердечников вцепи база - эмиттер возникает напряжение У, . Оно складывается изэ.д.с. базовой обмотки 10 е;, стремяшейся открыть транзистор, и противоположно направленного напряженйя 0, созданного э.д,с. компенсационной обмотки 14 е, которая оказывается приложенной к сопротивлению б через прямое сопротивление диода 4: У, = е - Ь,Параметры ячейки...

Логическая схема “запрет”

Загрузка...

Номер патента: 142078

Опубликовано: 01.01.1961

Автор: Гурвич

МПК: H03K 19/16

Метки: схема, запрет, логическая

...10 питаются от источника продвигающих импульсов, не показанного на чертеже. Обмотки 11 и 12 включены в коллекторные цепи транзисгоров 2 и 4. Свободный конец обмотки 11 подключен к нагрузке,В процессе осуществления запрета транзистор 2 основной ячейки остается запертым, а транзистор 4 запрещаюгцей ячейки входит в режим насыщения. При выходе из режима насыщения рассасывание неосновных носителей тока базы транзистора 4 может проходить не только через сопротивление 8, но также и через цепь эмиттер - база основногоЛо 142078 транзистора 2. При этом может иметь место открывание транзистора К сопровождающееся выдачей небольшого импульса помехи, Для устранения этого импульсасоцротивление 8 шунтируется диодом 13, через который и проходят...

Логическая схема «и» —«или»

Загрузка...

Номер патента: 164474

Опубликовано: 01.01.1964

Авторы: Плтс, Скороходов

МПК: H03K 19/08

Метки: или, i••, схема, логическая

...этоГО пап)51- жепня пони)кается разность поте;цпалоцпрактически до пуля) между эмиттером и коллектором у транзистора Т,. Б аплогпч- ПЫХ СЛОПЯХ Оу.1 уТ ПаходПТЬС 5 ВСЕ ОСТ 2;1 ьцьЕ транзисторы схемы. Следи;) ательно, па всех Выходах схемы напряжения оказываотся по геличипе близкими к напри)ке 1 ппо на выходе у обычной схемы, т. е. в - .очках соединения транзисторов статические выходные параметры будут близкпмп к параметрам выхода у обычных схем, В момент поступления на вход 1 сигнала А транзистор Т) перейдет в режим насыщения коллекторп 010 тока,12 Выходе получим спГцал т.1 В инверсной форме. На Всех други.; вьходах папр 5 жение пе изме Итси. Слсдогатсльпо, только а Выходе 1 бу;етЕсли В этот мо)с:т па Вхо, 2 поступит спИа,";ь под...

Логическая схема не-или на базе элемента магнитного бездиодного сдвигающего регистра

Загрузка...

Номер патента: 188141

Опубликовано: 01.01.1966

Авторы: Конев, Меерович, Сулйн

МПК: H03K 23/76, G11C 19/14, H03K 19/20 ...

Метки: регистра, магнитного, элемента, базе, не-или, сдвигающего, схема, логическая, бездиодного

...общей петлей связи без балластного сопротивления и систему обмоток.Предложенное устройство отличается тем, что общая петля связи включает дополнительный входной сердечник, причем обмотка считывания пронизывает все сердечники схемы, обмотка записи - один выходной сердечник, обмотка импульсной подготовки - буферный сердечник и входные сердечники, а обмотка постоянного смещения - только входные сердечники. Это позволяет реализовать логическую функцию НЕ - ИЛИ и исключить обратный поток информации,На фиг. 1 изображена предлагаемая схема на фиг. 2 - программа импульсов для питания схемы.Схема включает входные сердечники 1 и 2 буферный сердечник 3, выходной сердечник 4 обмотку записи 6, обмотку считывания 6, об тотку импульсной подготовки 7,...

Универсальная логическая ячейка

Загрузка...

Номер патента: 211880

Опубликовано: 01.01.1968

Авторы: Кудинов, Антоненко, Шаповалов, Иванцов

МПК: H03K 19/10

Метки: ячейка, универсальная, логическая

...инфо в ячейку туннельный диод 1 перейдет ковольтное состояние, транзисторы 3 и дут в насыщение и к приходу тактово пульса будут представлять собой зал ключи, через которые ямпульс тока оуд ходить на выход ячейки 17 и 18, Сброс мации осуществляется путем подачи си ЗО сброса на заиимы 12 или 13.записи, а на са инфор,маключа ются к сигналы ениУниверсальные логические ячейки, содержащие элемент памяти на двух последовательно включенных туннельных диодах и транзисторы считывания, известны, требуют строгих допусков на параметры туннельных диомидов и источников питания.Предлеж енин ая ячейка содержит дополнительные транзисторы сброса, включенные пс схеме с общим эмиттерсм, коллекторы которых соединены вместе и подключены к точке соединения...

Магнитная логическая схема равнозначности

Загрузка...

Номер патента: 213422

Опубликовано: 01.01.1968

Авторы: Горин, Прохоров

МПК: H03K 19/21

Метки: равнозначности, магнитная, схема, логическая

...обмотке Ю в управляющий полупериод напряжения питания.Сигнал Ь при этом проходит через резисторРцепи входа сигнала а, Цепь размагничивания через резистор Ру цепи входа сигнала Ьзакрыта самим входным сигналом, В следующий рабочий полупериод рабочая обмотка ЮРсердечника при перемагничивании представляет собой большое сопротивление, а на выходе появляется только напряжение холостого0 хода, обусловленное током намагничиваниярабочей обмотки, т. е. сигнал Х=О,Случай, когда сигналы а 1, в=О, аналогичен предыдущему, так как схема симметричнаотносительно входов.В случае, если сигналы а=в=1, несмотряна то, что сигналы через диодную схемуИЛИ поступают на управляющую обмотку,размагничивания не происходит, так как обавозможных контура...

Диодно-транзисторная логическая схема

Загрузка...

Номер патента: 217704

Опубликовано: 01.01.1968

Авторы: Петрос, Казарь

МПК: H03K 19/084

Метки: логическая, диодно-транзисторная, схема

...инвертирующим каскадом.Предложенная схема отличается тем, что в ней между базой и коллектором инзертирующего транзистора последовательно с диодом включен коллекторный переход дополнительного транзистора, включенного по схеме с общей базой,Это позволяет увеличить число разветвлений по входу и выходу и увеличить быстродействие схемы.Предложенная схема приведена на чертеже.Схема состоит из диодной схемы И в положительной логике на диодах 1, на выходе которой включена схема ИЛИ в положительной логике, осуществляемая с помощью эмиттерного повторителя на транзисторе 2 и диодах 3, и схемы НЕ 4, состоящей из транзисторов 5 и б, диода 7 и резистора 8 и 9.При наличии низкого уровня, хотя бы на одном из входов 10 схемы И, этот уровень...

Логическая схема «и—не» («или—не»)

Загрузка...

Номер патента: 233012

Опубликовано: 01.01.1969

Авторы: Ширин, Петрос

МПК: H03K 19/088

Метки: схема, «или—не», «и—не», логическая

...транзистора соединен с базой, а другой - с коллектором инвертирующего транзистора.Это позволяет повысить быстродействие схемы.На чертеже приведенсторно-транзисторнаяИ - НЕ (ИЛИ - НЕ).Она состоит из двух многоэмиттерных транзисторов 1 и 2 и инвертирующего транзистора а, Один из эмиттеров транзистора 2 соединен с базой инвертирующего транзистора 3 и резистором 4, а другой - с коллектором транзистора 3 и выходом схемы 5. При высоком уровне на всех входах база-эмиттерные переходы транзистора 1 обратно смещены, отперт переход оаза в коллект. При этом отперты транзисторы 2 и,3 и благодаря нелинейной обратной связи осуществляемой двумя эмиттерными переходами многоэмиттерного 5 транзистора 2, предотвращено насыщениетранзистора 3. При этом...

Логическая схема «и —не»

Загрузка...

Номер патента: 235104

Опубликовано: 01.01.1969

Авторы: Каневский, Новик, Степанов, Долкарт

МПК: H03K 19/088

Метки: не, схема, логическая

...транзистор 1, коллектор которого соединен с базой усилительного каскада на транзисторе 2 и резисторах 8 и 4: коллектор транзистора 2 подключен к базе входного каскада 5 составного транзистора, а эмиттер - к базе выходного транзистора б. Коллектор выходноготранзистора б соединен с базой выходногокаскада 7 составного транзистора через резистор 8. Коллектор составного транзистора через резистор о соединсн с плюсовой шинойисточника питания.При подаче на выход входного многоэмитО терного транзистора 1 низкого потенциала токчерез резистор 10 переключается в эмиттсрэтого транзистора, так что транзистор 2 выключается, и ток через его коллекторный резистор 8 переключается в базу входного кас 5 када б составного транзистора.Резистор 4...

Многофункциональная логическая схема в интегральном исполнении

Загрузка...

Номер патента: 236530

Опубликовано: 01.01.1969

Авторы: Прангишвили, Бабичева, Евреинов, Ускач

МПК: H03K 19/20

Метки: схема, интегральном, логическая, многофункциональная, исполнении

...память вы 1(слительной машины емкостьо 4 б Г с коорлицдтной записью и с:иты- В я и е мэяпись инфо,):(яици В триГГер 1имеющейся нд слццичцых Бхолдх 18 - 16, про.)анись информации извне в сдвиговыи ре.пстр 1:роцзвоцится по елиничцым входам 8 - . 1;33 олигс 51 цуге.( олцовр монной цолачц (лц. цчиых сиГ 311013 цд , прсц;1 яющие В.;Оды 18 и 19. С:пг;ывднцс здццсдИой шформации ос;- и(ссг 3 л 5 ется при полачс единичных сигналов цд мирЯБля 0 цис Входы 1/ и 18, при этО) с выколов схемы 6 - 8 снимается прямой кол. Стирание информации производится путем полачи слицичых сигналов олновременно нд управлюшс входы 18 и 20. Для увеличения еолпчсстпд рязр 51 лов 13 слОВс цсобхолпО Оо 1- С;ццц;1 цс(КОЛЬКО СХС 3 СОО) БСТСТВЕИП цо17 18 19Р 9а( (.Ы р...

Логическая схема «и—или —не»

Загрузка...

Номер патента: 239381

Опубликовано: 01.01.1969

Авторы: Кузнецов, Уральский

МПК: H03K 19/08

Метки: не, схема, логическая, «и—или»

...соединением и входов аналогичных элементов. Работоспособность одного выхода элемента на и вколов аналоги - ных элехентов обеспечивается путем использования в качестве источника выходного сигнала транзистора с высоким значением коэффициента усиления по току. Однако в известных схемах для обеспечения высокого значения коэффициента разветвления необходимы транзисторы. имеющие большие зн ачения коэффициента усиления по току (В ).Предлагаемая схема отличается тем, что для увеличения нагрузочной способности при использовании транзисторов с низким значением коэффициента усиления по току выход диодной схемы И - ИЛИ соединен с последовательно соединенными переходами база - эмиттер нвертируощих транзисторов.В предлагаемой логической...

Логическая схема «не» на транзисторе

Загрузка...

Номер патента: 260681

Опубликовано: 01.01.1970

Авторы: Белицкий, Гусев

МПК: H03K 19/20

Метки: схема, логическая, не, транзисторе

...экономичность и коэффициент использования напряжения коллекторного источника питания.Схема устройства изображена на чертеже.Оно содержит транзистор 1, резисторы 2 и нелинейный двухполюсник 3,При подаче на вход схемы 11 Е положительного импульса с предыдущей схемы транзистор переходит в режим насыщения и почти все напряжение источника коллекторного пи. тания прикладывается к зажимам двухполюсника, Сопротивление двухполюсника возрастает, что приводит к уменьшению коллекторного тока насыщения транзистора. Ток базы при этом определяется сопротивлением базы и небольшим сопротивлением двухполюсника предыдущей схемы, транзистор которой находится в режиме отсечки, В результате степень насыщения транзистора увеличивается и возрастает...

Логическая схема «и—неи»

Загрузка...

Номер патента: 262952

Опубликовано: 01.01.1970

Авторы: Филиппов, Хандж

МПК: H03K 19/08

Метки: схема, «и—неи», логическая

...13 подсоединен ко входу 15 источника смещения.Тактовые импульсы (фиг. 3) имеют симмет 0 ричную прямоугольную, форму со сосважностью, равной 2. Импульсы питания соседнихлогических схем сдвинуты один относительнодругого на четверть периода,Если во время действия положительного им 5 пульса, генератора импульсов (ГИ) па одномили нескольких входах элемента 1 действуетзапрещающий низкий уровень потенциала%рею алие/Р оставитель Г. С. Колото Редактор Т. 3, Орловск Техред А. А. КамышникоКорректор С, М. Сигал иг. 3 пография, пр. Сапунова,циала, а в элементе 2 - через разделительный конденсатор 12 в базу транзистора 14. Ток, те. кущий к базе транзистора 14, открывает его, и на коллекторе транзистора устанавливается низкий уровень потенциала...

Комбинационная логическая схема

Загрузка...

Номер патента: 320053

Опубликовано: 01.01.1971

Авторы: Осьсию, Гальперин

МПК: H03K 19/094

Метки: схема, комбинационная, логическая

...СЗО разряжается через транзисторы 8 и 5. Если ем3кость С, образуемая емкостью стока транзистора 9 и емкостью затвора транзистора 10, была заряжена (что зависит от предыдущего состояния схемы), то и она разряжается через транзистор 9, После окончания тактового импульса Ф на вход логической схемы 2 (емкость С 9 остается в разряженном состоянии) будет передан логический 0.При поступлении третьего тактового импульса Фз начинается передача информации, например логической 1, с выхода логического вентиля 3 на вход вентиля 4. При этом открывается транзистор 11, Емкость С заряжается через транзистор 11, а после окончания тактового импульса Фз открываются транзисторы 12 - 15, Так как на вход транзистора 1 б подано низкое напряжение (что...

Однородная логическая сеть

Загрузка...

Номер патента: 290276

Опубликовано: 01.01.1971

Авторы: Егоров, Телемеханики, Институт

МПК: G06F 3/12

Метки: логическая, однородная, сеть

...может работать как инвертор плц повторитель в направлении от полюса 1 к полюсу П цлц наоборот, в другом - выполни"ь функции элемента памяти, одного илп нескольких разрядов двоичного 5 счетчика, распределителя и т, д. На фиг. 3 рассмотрен один цз возможныхвариантов такого элемента, содержащего схемы И 1, ИЛИ - 11 Е 2 ц входы 3, 4 и 5, 10 Если сигналы на входах 4 ц 5 равны пулю, тоосуществляется разведка полюса 1 и П. Если сигналы на входах 3 и 4 равны ед;шцце, а на входе 5 - нулю, то ца полюсе П реализуется функция повторения переменной, поступившей 15 ца полюс . Если сигналы н входах 3 и 5 равны единице, а на входе 4 - нулю, то ца полюсе 1 повторяется переменная, поступившая ца полюс П. Если сцгцалы ца входах 3 ц 5 равны нулю, а на...

Логическая схема

Загрузка...

Номер патента: 290450

Опубликовано: 01.01.1971

Авторы: Власов, Орлов

МПК: H03K 19/00

Метки: логическая, схема

...соед 1 инен с выходом элемента НЕ 20, вход которого связан с:выходом элемента 19, входы последнего соединены с выходами элементов 16, 17, 18; входы этих элементов подключены к управляющим шинахт 11, 12, 13. Управляющие шины соединены со входами элементов 5, 6, 7. Вторые входы этих элементов являются сипналами переменных Х У 21.Выходы элементов 5, 6, 7 подключены ко входам элемента 3.Содинехия элементов в других разрядаха,налогичны рассмотренному.В исходном состоянии на управляющих 15 шинах 11, 12, 13 нет управляющих сигналов,поэтому па входах элементов 3 сигналы также отсутствуют.В случае постулления управляющего сигнала на одну из шин управления (например, 11) и наличия сигнала на входе элемента 5 (шина Х 1) на входе элемента 1...

Быстродействующая интегральная транзисторнотранзисторная логическая схема

Загрузка...

Номер патента: 294253

Опубликовано: 01.01.1971

Автор: Шагалин

МПК: H03K 19/088

Метки: транзисторнотранзисторная, схема, логическая, быстродействующая, интегральная

...базы выходного транзистора со входами схемы через диоды Шоттки. Таким образом удается уменьшить сопротивление цепи, по которой протекает базовый рассасывающий ток выход ного транзистора, в результате чего ускоряется его рассасыванце, а следовательно ц задержка выключения всей схемы.Так как прц наличии единичного сигнала на одном цз входов схемы база выходного транзистора оказывается подключенной к этому входу через открытый диод Шотткц, то отпадает необходимость в шунтцрованцц эмцттерного перехода выходного транзистора. Поэтому ускоряется включение выходного транзистора.Сущность изобретения поясняется чертежом.Транзисторы 1 - 5, диод Шоттки б ц резисторы 7 - 11 образуют обычную ТТЛ схему.База выходного транзистора 5 через диоды Шотткц...

Логическая схема с регулируемым порогом12

Загрузка...

Номер патента: 299076

Опубликовано: 01.01.1971

Автор: Иностранец

МПК: G06F 7/04

Метки: регулируемым, порогом12, логическая, схема

...элемента И 12, один из входов которого соединен с входом 1 матрицы, а второй вход - с выходной ш 1 иной той же страки через инвертор 13.Другая вспомогательная цепь (см. фиг, 4) состоит из элемента И 14, каждый вход которого соединен с входом одного из инверторов 11, принадлежащих цепям блокировки одной и той же строки матрицы.Логическая схема с переменным порогом работает следующим образом,Р е ж и м 1. Если два входа 1 а и 1 в возбуждены, а так же возбуждены три пороговых входа 2 а, 2 в и 2 с, то цепи блокировки 3 а и 3 в ограничат прохождение входных сигналов с возбужденных входов 1 а, 1 в, 2 а, 2 в на элементы 4 и 5. Когда входы элемента И 9 возбуждены, то возбуждается вход инвертора И, а общий вход элементов И 8 и 10, связанный с...

Пневматическая логическая система управления

Загрузка...

Номер патента: 302696

Опубликовано: 01.01.1971

Авторы: Матвеев, Журавова, Ланий, Митрофанов, Барский, Воскресенский

МПК: G05B 19/18, G05B 19/44

Метки: логическая, пневматическая

...электрические и другие), необходимые для управления исполнительными механизмами. Блок информации представляет информацию о положении всех исполпимеханизмо, Об Операции, п 1 Ротекающей в данный момент, а также формирует аВЯРиЙные сигалы О па 1 РУшепии РеРкимов Работы оборудования.На фиг. 2 представлена структурная схема блока 7 операций. Блок содержит и шаговых устройств ШУ - ШУ, каядос из которых имеет один вход и иг выходов, а также п элемснтов И (И+И,"). Вход каждого последующего шагового устройства соединен с первым выходом предыдущего. Практически чаще Всео используотся десятипозициоццые шаговые устройства (и=10). В схеме ца фиг. 2 также испОльзОВ 1 цы десятцпоз 11 циОИ- цые шаговые устройства. Первый выход ШУ, соединен со...

Накопительная логическая матрица

Загрузка...

Номер патента: 354470

Опубликовано: 01.01.1972

Авторы: Телемеханики, Федин, Ордена, Розенблат

МПК: G11C 11/06

Метки: матрица, логическая, накопительная

...элементов, расположенных вдоль каждой координатной оси. Шины смешения и сброса всех элементов накопительной матрицы соединены последовательно.Матрица функционирует в две стадии. На первой стадии - стадии накопления информации - на шины 9, 10 и 11 подаются импульсы 13, 14 и 15 токов соответственно (фиг. 3), параметры которых выбраны таким образом, что под действием м, д. с., создаваемой этими токами, тороидальный сердечник выбранного элемента перемагничивается по полному циклу петли гистерезиса, и на его выходной обмотке индуцируются импульсы напряжения с равной вольт-секундной площадью и противоположной полярностью. Под действием этих импульсов на обмотку 8 магнитный поток трансфлюксора изменяется на величину ЛФ. На тороидальные...

Логическая машина

Загрузка...

Номер патента: 383052

Опубликовано: 01.01.1973

МПК: G06F 15/02

Метки: логическая

...ли этот тер. мин средним термином посылок. Если термин (например, А) является средним, то соответствующая ячейка 119 (выходом а) закрывает вентили 116 (по входам а). Вентили 117 первой строки и вентили 118 второй строки открываются выходом + ячеек 120, а вентили 117 второй строки и вентили П 8 первой строки - выходомвячеек 120. (См. стрелки + ивна фиг. 6), Ячейки 120, управляемые ячейками памяти 63, бб, 69 кван- тора о первой строки и ячейками П 9, определяют распределенность среднего термина во второй посылке, Благодаря ячейкам 119 и 120 и вентилям 116, 117, 118 с контактами субъекта следствия в узле выходных контактов 101 соединяются ячейки памяти крайнего термина той посылки, в которой средний термин не распределен, а с контактами...

Логическая схема

Загрузка...

Номер патента: 439922

Опубликовано: 15.08.1974

Авторы: Тесленко, Тарасенко, Корнейчук, Меженый

МПК: H03K 19/166

Метки: логическая, схема

...управляющей обмоткой 3 второго трансфлюк.5 сора 1, а его вход У через линию задержки 9- с первой управляющей обмоткой 2 второго трансфлюксора 1 и со второй управляющей обмоткой 3 первого трансфлоасора 1, Выходные обмотки каждого трансфлюксора через 0 схему ИЛИ 7 подключены к выходу логн439922 дым Составитель А, Дедюх Техред Т. Миронова Корректор О. Тюрина Редактор Т. Морозов Изд. М 907 Тираж 811сударственного комитета Совета Министров ССио делам изобретений и открытийМосква Ж 35, Раушская наб., д. 4/5 дписиос аказ 65 1 ИПИ ческого элемента, а их входные обмотки подведены к выходу генератора 10 тактовых импульсов. Выход логического элемента связан с обмотками возврата 4 трансфлюксоров 1. Величины задержек, вносимых линиями 8 и 9...

Логическая дифференцирующая цепочка

Загрузка...

Номер патента: 459855

Опубликовано: 05.02.1975

Авторы: Дениско, Якубайтис

МПК: H03K 19/00

Метки: цепочка, дифференцирующая, логическая

...является большое количество элементов.Цель изобретения - упрощение схемы достигается тем, что управляющий вход предлагаемой логической дифференцирующей цепочки подключен к первому входу первой схемы И - НЕ и черсз инвертор - к первому входу второй схемы И - НЕ, первые входы третьей и четвертой схем И - НЕ соединены соответственно с прямым и инверсным выходами триггера разрешения, а вторые входы этих же схем подключены ко входным кле.мам тактовых импульсов, Выходл второй и четвертой схем И - НЕ соединены соответственно с инверсными входами триггеров разрешения и запрета, выходы первой и третьей схем И - НЕ подключены к прямым входам триггеров разрешения и запрета соответственно, а входы пятой и шестой выходных схем И - НЕ...

Логическая схема или-и-не

Загрузка...

Номер патента: 474109

Опубликовано: 15.06.1975

Авторы: Слива, Мельник

МПК: H03K 19/10

Метки: логическая, схема, или-и-не

...Эмиттерный ток этого транзистор ачерез резистор 19 устанавливает туннельныйдиод 17 в н изковольтное состоя ни е,В течение последней четверти предыдущегопериода через диод 9 протекает прямой ток,котсрый приводит к накоплению заряда Яо==-Т 1,р. Если теперь в первом полутакте хотя бы на один из входов 3 - 5 поступает единичный (положительный) уровень, то соответспвуюший входной диод 1 открыт, и в негопереключается ток стока - Е, (резистор 13).Диод 7 закрывается, что приводит к перепплюченшо триггера на туннельном диоде 12в высоковольтное состояние, поскольку суммарный ток, проходящий через резисторы 13и 10, выбирается ббльшим пппкового тока туннельного диода 12. Появление положительно го напряжения в точке Б приводит к...

Многофункциональная логическая схема

Загрузка...

Номер патента: 490119

Опубликовано: 30.10.1975

Авторы: Попов, Кириченко, Скибенко, Сычев, Кислинский, Сыпачевский, Калмыков

МПК: G06F 7/00

Метки: многофункциональная, логическая, схема

...логическая схема может быть использована в качестве половинычетырехразрядного четырехтактиого сдвцгового регистра, восьмиразрядиого четырехтактно.го распределителя импульсов, элемента задерккц - реле времени. В этом случае необходимо соединить четное количество (минимум две) логических схем. Сдвиг информацииосуществляется вследствие того, что сд)шцчцый выход каждого цз четырех разрядов цсчстцой многофункциональной схемы соединяется с сдцццчцым входом следующего разрядачетной многофункциональной схемы, а единичный выход каждого из четырех разрядов четиой схемы - с едцц)цшым входом соответствуОщсг 1) разряда нечетной схемы, Прц этоминформация поочередно переписывается цз нечетных схем в четные 11 обратно. Для выполиеция указанных...

Логическая ячейка

Загрузка...

Номер патента: 497584

Опубликовано: 30.12.1975

Автор: Авраменко

МПК: G06F 7/38

Метки: логическая, ячейка

...при объединении выходов нескольких элементов.15 На фиг. 1 приведена принципиальная электрическая схема предлагаемой логическойячейки; на фиг. 2 - топологическая схема базового логического элемента.Логическая ячейка имеет общий вход 1,20 входы 2 и 3 плеч моста, вход 4 диагоналимоста, стробирующий вход 5, выход 6, активные МДП-транзисторы 7 - 11, нагрузочныйМДП-тр анзистор 12.Устройство работает следующим образом.25 При заземленном входе 5 сигнал на выходе 6 равен нулю в том случае, если проводятследующие транзисторы; 7, 8 или 1 О, 11, или7, 9, 11, или 8, 9, 10. В противном случае сигнал на выходе 6 равен потенциалу источника30 питания Е497584 Составитель П. БочковРедактор Е. Караулова Техред М. СеменовКорректор М. Лейзерм Подписи...

Логическая схема

Загрузка...

Номер патента: 497594

Опубликовано: 30.12.1975

Авторы: Федосеева, Федосеев

МПК: G06G 5/00

Метки: схема, логическая

...их отрицаний,Это позволяет построить пневматические бездроссельные и безрасходные устройства дискретного действия с большим коэффициентом усиления на простейших элементах (например одномембранных),На чертеже изображена логическая схема, состоящая из одной элементарной ячейки, " Устройство содержит одномембранные реле 1, 2 и 3. Выходы 4 и 5 ячейки соединены через подмембранные камеры реле с линией 6 давления питания и с выходом 7 в атмосферу. Линии 6 и 8 в зависимости от функций, выполняемых ячейкой, могут быть соединены с линией управляющего сигнала или его отрицания. Линия 8 также может быть соединена с атмосферой, Управляющие надмембранные камеры реле соединены с линиями 9 входных сигналов и их отрицании. В зависимости отсоединения...