Устройство для контроля цифровых узлов

Номер патента: 1111171

Авторы: Кузьмин, Фомич

Есть еще 1 страница.

Смотреть все страницы или скачать ZIP архив.

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУбЛИН за С 06 Г 11/16 БРЕТЕНИ У ТЕЛ ВТОРСКОМ авреа в ов коммуов блока ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТНРЫТИй ОПИСАНИЕ И(56) 1. Авторское свидетельство СССРВ 643876, кл. С 06 Р 11/00, 1977.2. Авторское свидетельство СССРМ 724073, кл. С 06 Г 11/00, 1978(прототип),(54)(57) 1, УСТРОЙСТВО ДЛЯ КОНТРОЛЯЦИФРОВЫХ УЗЛОВ, содержащее блок ввода, первый регистр, второй регистр,коммутатор, блок сравнения, блокуправления, блок индикации, блок формирования временных задержек, причемпервая группа выходов блока вводасоединена с первой группой входовблока управления, с группой информационных входов первого регистра, спервой группой информационных входовкоммутатора, с группой информационныхвходов блока формирования временныхзадержек, выход которого соединен спервым информационным входом второгорегистра, второй информационныйвход которого соединен с выходомблока сравнения, первая группа информационных входов которого соединенас группой выводов проверяемого узла,группа входов которого соединена сгруппой выходов коммутатора, группауправляющих входов которого соединенас первой группой выходов блока управления, вторая группа выходов которогосоединена с группой управляющимвходов первого регистра, группа выходов которого соединена с второйгруппой информационных входтатора, третья группа выход,801111171 управления соединена с группой упрляющих входов блока формирования вменных задержек, первый выход блокуправления соединен с первым управляющим входом второго регистра, второй выход блока управления соединенс управляющим входом блока индикациивторая группа выходов блока вводасоединена с второй группой входовблока управления, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контролй, вустройство введен блок анализа неисп.равностей, причем группа входов блока индикации соединена с группой выходов блока анализа вида неисправностей, группа информационных входовкоторого соединена с группой выходовторого регистра, с третьей группойвходов блока управления, выход блокасравнения соединен с управляющим.входом блока анализа вида неисправностей, группа выходов первого регистра соединена с второй группойвходов блока сравнения, четвертая.группа выходов блока управления соединена с группой управляющих входовблока ввода, третий выход блока управления соединен с вторым управляющим входом блока формирования временных задержек, с управляющим входомкоммутатора, причем блок управлениясодержит два переключателя, регистр,счетчик, элемент ИЛИ, два дешифратора, триггер, элемент И, три селектора:, причем первая группа входовблока управления соединена с группойинформационных входов регистра, первый вход второй группы входов блокасоединен с первым входом элемента И,второй вход которого соединен с пер1111 вым выходом первого дешифратора, выход элемента И соединен с управляющим входом регистра, группа выходов которого соединена с группой входов второго дешифратора, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго и третьего селекторов, второй вход второй группы вхо-, дов блока соединен со счетным входом счетчика, выходы которого соединены соответственно с входами второго дешифратора, выходы которого со второго по (о)-й соединены соответственно с информационными входами первого, второго и третьего селекторов, шина , нулевого потенциала блока соединена с входами первого и второго переключателей, выход первого переключателя соединен с единичным входом триггера, выход второго переключателя соединен с нулевым входом триггера и является первым выходом блока, -й выход второго дешифратора соединен с вхоДом сброса счетчика, третья группа входов блока соединена с группой входов элемента ИЛИ, выход которого соединен с входом сброса триггера и является вторым выходом блока, третий выход блока соединен с четвертым выходом первого дешифратора, группы выходов первого, второго и третьего селекторов являются соответственно первой. второй и третьей группами выходов блока, прямой и инверсный выходы триггера являются соответственно пер. вым и вторым выходами четвертой группы выходов блока.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок анализа вида неисправностей содержит тактовый генератор, группу элементов И, группу элементов ИЛИ, причем выход тактового генератора соединен с первыми входами элементов И группы вто 1 рые входы которых соединены соответственно с группой информационных входов блока, выходы элемептов И групгы соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены с управляющим входом блока, выходы элементов ИЛИ группы являются группой выходов блока.Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностики типовых элементов замены радиоэлектронной аппаратуры, 5. Известно устройство для кбнтроля цифровых узлов, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, дешифратор режимов 113, 10Наиболее близким техническим решением к изобретению является устройство для тестового контроля логических блоков, содержащее блок ввода, регистр, коммутатор, схему сравнения, 15 блок управления, блок индикации и блок формирования временных задержек, причем выход блока ввода соЕдинен с первыми входами регистра, коммутатора блока управления и блока формирования 20 временных задержек, вторые входы регистра, коммутатора и блока формирования временных задержек соединены соответственно с первым, вторым и третьим выходами блока управления,вход испытуемого блока соединен с выходом коммутатора, третий вход .которого соединен с первым выходом регистра, второй выход которого соединен с первым входом схемы сравнения,а выход блока формирования временныхзадержек соединен с первым входомрегистра контролируемых параметров,второй вход которого соединен с четвертым выходом блока управления, пятый и шестой выходы которого соединены соответственно с первым входомблока индикации и входом блока вво,да Г 21.Однако это устройство обеспечиваетнедостаточное качество диагноетирова.ния, заключающееся в отсутствии возможности разделения информации обошибках, обусловленных динамическимии статическими характеристиками испытуемого узла.Целью изобретения является повыше.ние достоверности контроля,11111 55 3Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее блок ввода, первый регистр, второй регистр, коммутатор, блок сравнения, блок управления, блок индикации, блок форми. рования временных задержек, причем первая группа выходов блока ввода соединена с первой группой входов блока управления, с группой информа. ционных входов первого регистра, с первой группой информационных входов коммутатора, с группой информационных входов блока формирования временных задержек, выход которого15 соединен с первым информационным входом второго регистра, второй информа- ционный вход которого соединен с выходом блока сравнения, первая группа информационных входов которого соеди 20 иена с группой выводов проверяемого узла, группа входов которого соединена с группой выхода коммутатора, группа управляющих входов которого соединена с первой группой выходов блока управления, вторая группа выводов которого соединена с группой управляющих входов первого регистра, группа выходов которого соединена с второй группой информационных входов коммутатора, третья группа выходов блока управления соединена с группой управляющих входов блока формирования временных задержек, первый выход блока управления соединен с первым управляющим входом второго регистра, З 5 второй выход блока управления соединен с управляющим входом блока индикации, вторая группа выходов блока ввода соединена с второй группой входов блока управления, введен блок анализа 4 О вида неисправностей, причем группа входов блока индикации соединена с группой выходов блока анализа вида неисправностей, группа информационных входов которого соединена с группой 45 выходов второго регистра, с третьей группой входов блока управления, выход блока сравнения соединен с управ ляющим входом блока анализа вида неисправностей, группа выходов первого регистра соединена с второй группой входов блока сравнения, четвертая группа выходов блока управления соединена с группой управляющих входов блока ввода, третий выход блока управления соединен с вторым управляющим входом блока формирования временных задержек, с управляющим 71 4входом коммутатора, причем блок управления содержит два переключателя, регистр, счетчик, элемент ИЛИ, два дешифратора, триггер, элемент И, три селектора, причем первая группа входов блока управления соединена с группой информационных входов регистра, первый входвторой группы входов блока соединен с первым входом элемента И, второй вход которого соединен с первым выходом первого, дешифра тора, выход элемента И соединен с управляющим входом регистра, группа выходов которого соединена с группой входов второго дешифратора, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго и третьего селекторов, второй вход вто" рой группы входов блока соединен со счетным входом счетчика, выходы которого соединены соответственно с входа ми второго дешифратора, выходы которо. го со второго по Ь)-9 соединены соответственно с информационными входами первого, второго и третьего селекторов, шина нулевого потенциала блока соединена,с входами первого и второго переключателей, выход первого переключателя соединен с единичным входом триггера, выход второго переключателя.соединен с нулевым входом триггера и является первым выходом блока, й-й выход второго дешифратора соединен с входом сброса счетчика, третья группа входов блока соединена с группой входов элемента ИЛИ, выход которого соединен с входом сброса триггера и является вторым выходом блока, третий выход блока соединен с четвертым выходом первого дешифратора, группы выходов первого, второго и третьего селекторов являются соответственно первой, второй и третьей груп пами выходов блока, прямой и инверсный выходы триггера являются соответственно первым и вторым выходами четвертой группы выходов блока.Кроме того, блок анализа вида неисправностей содержит тактовый генератор, группу элементов И, группу эле" ментов ИЛИ, причем выход тактового генератора соединен с первыми входами элементов И группы, вторые входы которых соединены соответственно с группой информационных входов блока, выходы элементов И группы соединены соответетвенно с первыми входами элементов ИЛИ группы, вторые входы кото3 1111рых соединены с управляющим входомблока, выходы элементов ИПИ группыявляются группой выходов блока.На Фиг,1 представлена блок-схемаустройства, на фиг.2 - схема блокаанализа вида неисправности; на Фиг.3 схема блока управления;,на фиг,4 схема коммутатора; на Фиг.5 - схемаблока формирования временных задержек. 10Устройство содержит блок 1 ввода,первый регистр 2, коммутатор 3, блок4 сравнения, проверяемый узел 5,блок 6 управления, блок 7 индикации,второй регистр 8, блок 9 формирования 15временных задержек, блок 10 анализа,вида неисправности.Блок 10 анализа вида неисправностисодержит генератор 11, группу 12 элементов И, группу 13 элементов ИЛИ. 2 пБлок 6 управления содержит регистр14, счетчик 15, элемент 16 ИПИ, пер,вый дешифратор 17 второй дешифратор18, триггер 19, селекторы 20 - 22,переключатели 23 и. 24, элемент 25 И, г 5первый 26, второй .27, третий 28 ичетвертый 29 выходы первого дешифратора.Коммутатор 3 содержит регистры 3032, группу ЗЗ элементов И, группу34 переключателей.Блок 9 Формирования временных задержек содержит элемент 35 задержки,регистр 36, элемент 37 задержки,регистр 38, мультиплексоры 39 и 40.Блок 1 ввода предназначен для35введения программ и команд управления, обеспечивающих требуемые статические и динамические режимы контроЛяе40 Первый регистр 2 предназначен для хранения тестовой информации и выдачи ее в дискретной форме на входы коммутатора 3 и блока 4 сравнения.Коммутатор 3 предназначен для45 преобразования информации, поступающей с регистра 2 в аналоговую Форму, и осуществляет подачу стимулирующих сигналов на входы проверяемого узла. 5Блок 4 сравнения предназначен для параллельного сравнения информации, поступающей на вход устройства с выводов испытуемого блока 5, с инФормацией регистра 2.Блок 6 управления вырабатывает управляющие сигналы и синхронизирует работу всего устройства в зависимости от программы контроля и сигналов,171 Ьпоступающих с выхода регистра 8 контролируемых параметров,Блок 7 индикации предназначендля индикации результатов контроля.Второй регистр 8 предназначендля фиксации мгновенного значения инФормации на выходах блока 4 сравненияв момент прихода сигнала записи иэблока 9 формирования временных задержек.Блок 9 Формирования временных задержек Формирует сигналы записи инФормации в регистр 8 в соответствиис временной задержкой относительномомента подачи стимулирующих сигналов.Блок 10 анализа вида неисправности .предназначен для разделения индикацииошибок, обусловленных динамическимихарактеристиками испытуемого блока,и ошибок статического функционирования.Устройство работает следующимобразом.Программа контроля и команды управления считываются блоком 1 вводаи носителя информации.Программа проверки разделена наподпрограммы, которые содержат инФормацию, задающую входы и выходы испытуемого блока 5, уровни стимулирующих сигналов н ожидаемые уровниответной реакция по каждому контролируемому контакту, а также временныепараметры для контроля динамическиххарактеристик. В результате обработки подпрограммы в каждом разрядерегистра 2 устанавливаются нулевыеили единичные значения требуемых илиожидаемых сигналов. Эта информацияпередается в блок 4 сравнения и коммутатор 3.По программе коммутатор 3 создаетцепи передачи сигналов, формируетуровни стимулирующих сигналов и осуществляет по команде из блока 6 выдачу их на входы проверяемого узла 5.Одновременно с командой выдачистимулирующих сигналов в блоке 9 начинается формирование заданной задержки сигнала записи информации врегистр 8 контролируемых параметров.В блоке 4 происходит сравнениеинформации, поступающей на вход устройства с выводов испытуемого блока,с информацией регистра 2, и в моментпоступления сигнала записи на входрегистра 8 контролируемых параметровв нем фиксируются мгновенные эначе111ния результатов сравнения на выходах схемы 4 сравнения.Состояние регистра 8 анализируется блоком управления,.и при обнаружении канала, дающего несовпадение, процесс контроля останавливается. При остановке, если .в проверяемом узле 5 произошел отказ статического характера, на выходе блока 4 сравнения постоянно присутствует. сигнал о несовпадении, который через один из элементов 13 ИЛИ блока 10 анализа вида неисправности включает соответ-. ствующий индикатор блока 7 индикации Индикатор горит ровным светом.Если обнаружен отказ, обусловленный только динамическими характеристиками исйытуемого блока, то на выходе схемы сравнения сигнал о несовпадении через некоторое время исчез 1171 8нет и останется лишь, зафиксированным во втором регистре 8. Выход регистра 8 через элемент 12 И блока анализа вида неисправности, стробируемого генератором 11, и элемент 13 ИЛИ включает соответствующий индикатор.В этом случае индикатор горит прерывистым светом с частотой мигания, равной частоте генератора 11, которая 10 поддерживается достаточно низкой длявозможности визуального наблюдения миганий (0,5-2 Гц). Таким образом, устройство дает 15 дополнительную информацию о характере отказа, которая используется для правильного выбора способа дальнейшего поиска и локализации неисправности, что повышает достоверность 20 контроля.. "Патент", г. Ужгор иал П Проектная, 4 Тираж 698 ВНИИПИ Государстве по делам изобрет 133035, Москва, Ж Подписноого комитета СССРий и открытийРаушская наб., д. 4

Смотреть

Заявка

3538712, 11.01.1983

ПРЕДПРИЯТИЕ ПЯ В-2129

ФОМИЧ ВЛАДИМИР ИВАНОВИЧ, КУЗЬМИН НИКОЛАЙ НИКОЛАЕВИЧ

МПК / Метки

МПК: G06F 11/16

Метки: цифровых, узлов

Опубликовано: 30.08.1984

Код ссылки

<a href="http://patents.su/9-1111171-ustrojjstvo-dlya-kontrolya-cifrovykh-uzlov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля цифровых узлов</a>

Похожие патенты