Арифметическое устройство с контролем и коррекцией ошибок

Номер патента: 387362

Автор: Полунин

Скачать ZIP архив.

Текст

387362 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик. свидетельстваисимое от Кл. С 061 7/38 6 061 11/10 аявлено 10.1 Ч.19710 ( 1426289/18-24 с присоединенПриоритетОпубликовано м заявки-Номитет по делам изобретений и открытий при Совете Министров СССР.325.5 (088,.Ч 1,1973, Бюллетень а опубликования описания 28,1 Х.1973 Авторзобиетени М, А, Полунин явитель РИФМЕТИЧЕСКОЕ УСТРОЙСТВО С КОНТРО И КОРРЕКЦИЕЙ ОШИБОКИзобретение относится к области вычисли. тельной техники.Известно арифметическое устройство (АУ) с контролем, содержащее регистр первого опе 1 эацда, прямой выход которого подключен к первому входу первого вентиля, второй вход которого соединен с первой входной клеммой, а выход - с первым входом сумматоИа и с первым входом блока сверток, Инверсный выход регистра первого опеИацла подключен к первому входу второго вентиля, управляющий вход которого соединен со второй входной клеммой, а выход - с пеивыми входами блока сверток и сумматора, Ко второму входу последнего подключены выходы третьего и четвертого вентилей и второй вход блока свеИ- ток, а выход сумматора соединен с первым входом пятого вентиля, второй вход которого подключен к третьей входной клемме, а выход - к первому входу регистра результата, первый выход которого соединен с первым входом шестого вентиля, а второй вход подключен к четвертой входной клемме, выход - к первому входу регистра второго опеИанла, второй вход которого соединен с выходом седьмого вентиля. К первому входу последнего псхдключон петрный выход Иепистра результата, а второй вход соединен с пятой входной клеммой, первый выход регистра второго операнда подключен к входу сдвигового регистра множителя, а второй выход - к первому входу третьего вентиля, второй вход которого соединен с шестой входной клеммой, третий выход регистра второго операнда под.5 ключен к первому входу четвертого вентиля,второй вход которого соединен с седьмой входной клеммой. Однако пии помощи этого устройства ,цецозмохкно скорректировать ошибку пии отказе любого элемента,10 Цель изобИетеция - обцаИуженне,и коИИекция ошибок пИи выполнении операций в АУ,и сокращение необходимого лля этого обоИулования. Для этого устройство солеИжцт дополнительный сумматор, вентили, схему 15 кодирования, схему сИавцеция и блок фоИмиИования пИизцаков ошибок, к первому входу которого подключен выход слвигового ИегистИа множителя, ко второму - первый выход регистра второго операнда, а к третьему 20 выходы блока сверток, третий вход которогосоединен с выходами восьмого и девятого вентилей и с первым входом дополнительного сумматора, ко второму входу которого подключен четвертый вход блока сверток ц вы ходы десятого и одиннадцатого вентилей, а ктретьему входу - третий вход псИвого сумматора ц первый выход блока фоИмиИовацця признаков ошибок, второй выход которого соединен с выходной клеммой, а третий - со 30 вторым входом регистра результата и тИетьиМвходом регистра второго операнда, к четвертому входу которого подключен выход двенадцатого вентиля, один из входов которогосоединен с восьмой входной клеммой, а другой - со вторым выходом .регистра результатов, к третьему входу которого подключенвыход схемы кодирования, первый вход которой соединен с выходом первого сумматора,а второй с выходом дополнительного сумматора и первым входом тринадцатого вентиля, второй вход которого подключен к девятой входной клемме, а выход - к четвертому входу регистра результата и к первому входусхемы сравнения, второй вход которой соединен с выходом пятого вентиля, а выход - счетвертым входом блока формирования признаков ошибок, первые входы восьмого и девятого вентилей соединены с инверсным и 10 15 прямым выходами регистра первого операнда, а вторые входы с первой и второй входными клеммами, соответственно, первые вхо. ды десятого и одиннадцатого вснтцлсц соединены с инверсным,и прямым выходами регистра второго операнда, а вторые входы - с шестой и седьмой входными клеммами, соответственно.На чертеже представлена предлагаемая блок-схема арифметического устройства с контролем и коррекцией ошибок.Блок-схема содержит регистр 1 первого операнда, шины 2 инверсных значений кода первого операнда, шины 3 прямых значений кода первого операнда, входную клемму 4, на которую подается сигнал прямой передачи первого операнда, вентиль 5 для инверсной передачи операнда в сумматоры, вентиль б для прямой передачи операнда в сумматоры, входную клемму 7, на которую подается сигнал инверсной передачи первого операнда, вентиль 8 для инверсной передачи операнда в сумматоры, вентиль 9 для прямой передачи операнда в сумматор, вход 10 сумматора инверсных значений кодов первого операнда, вход 11 сумматора инверсных значений кода второго операнда, вход 12 сумматора прямых значений кода первого операнда, вход 13 сумматора прямых значений кода второго операнда, дополнительный сумматор 14 инверсных значений кодов операндов, сумматор 15 прямых значений кодов операндов, схему кодирования 1 б, входную клемму 17, на которую подается сигнал записи инверсного значения результата, вентиль 18, вентиль 19, входную клемму 22, ца которую подается сигнал записи прямого значения результата, схему сравнения 21, блок 22 формирования признаков ошибок, шину 23 установки в 1 третьего входа младшего разряда сумматоров, шину 24 передачи контрольных кодов операндов в блок формирования признаков ошибок, шину 25 сигнала совпадения результатов, шину 2 б для передачи в блок формирования признаков ошибки значений, теряемых при сдвиге вправо младших разрядов чисел, шину 27 для передачи в блок формирования признаков ошиб 20 25 30 35 40 45 50 55 60 кц значений, теряемых прц сдвиге вправо разрядов множителя, шину 28 передачи контрольного кода в регистр результата, регистр результата 29, шину 30 установки регистров результата и второго операнда в исходное состояние, выходную клемму 31, входную клемму 32, на которую подаегся шина-сигнал передачи инверсного значения из регистра результатов в регистр второго операнда, вентили для передачи инверсного значения результата 33 и прямого значения результата 34, входную клемму 35, па которую подается сигнал передачи прямого значения ,из регистра результатов в регистр второго операнда, вентиль 36 передачи,из регистра результатов в регистр второго операнда, со сдвигом вправо иа один разряд, входную клемму 37, на которую подается сигнал передачи из регистра результатов в регистр второго операнда со сдвигом вправо,на один разряд, регистр 38 второго операнда, входную, клемму 39, на которую подается сигнал прямой передачи второго операнда в сумматоры, вентиль 40 для инверсной передачи второго операнда в сумматоры, шины 41 и гверсцых зпачений кода второго операнда, шины 42 прямых значений кода второго операнда, вентиль 43 для прямой передачи операнда в сумматорывходную клемму 44, на которую подается сигнал инверсной передачи второго операнда в сумматоры, вентиль 45 для инверсной передачи второго операнда в сумматоры, вентиль 4 б для прямой передачи второго операнда в сумматоры, сдвиговый регистр 47 множителя, 48, 49, 50, 51 - схемы сверток для формирова ния контрольных кодов, подаваемых на вхо. ды сумматоров прямых и инверсных значений кодов операндов, блок сверток 52.Предлагаемое устройство работает следую. щим образом. Один из операндов, являющий ся результатом предыдущей операции, нахо" дится вместе со своим контрольным кодом в регистре результата 29, второй операнд - в регистре 1. После начала арифметической операции устройство управления выдает сигнал па входную клемму 4,или 7. Вентили 5 и б или 8 и 9 открываются и первый операнд гоступает на вход 12 сумматора прямых значений кодов 15 и на вход 10 сумматора инверсных значений кодов 14, Второй операнд из регистра результатов 29 через вентили 33 и 34, управляемые сигналами цз устройства управления, подаваемыми,ца входные клеммы 32,и 35, поступает в регистр второго операнда 38. Затем второй операнд через вентили 40 и 43 или 45 и 46, управляемые сигналами из устройства управления, подаваемыми на входные клеммы 39 илц 44, поступает ца вход 13 сумматора прямых значений кодов 15 и вход 11 сумматора инверсных значений кодов. Одновременно в блоке 52 ца схемах сверток 48 - 51 получают контрольпые коды прямых и инверсных значений операндов. По шинам 24 их передают в блок формирования признаков ошибок, где производится анализсоответствия цх контролы 1 ым признакам, которые сопровождают операнды. Полученныена выходах сумматоров 14 и 15 результатыоперации через вентили прямых 19 и инверсных 18 значений результата, управляемыесигналами из устройства управления сигналами, подаваемыми на клеммы 17 и 20, подаются на схему сравнения 21 ц ца запись в регистр результатов 29, Со схемы срагцсция -19в блок формирования признаков ошибок 22 пошине 25 выдается сигнал соьпадеция результатов, полученных в сумматорах 14 и 15, Одновременно с этим ца блоке кодирования 6формируется контрольный признак резульата операции и по шипе 28 он записывается вддконтрольные разряды регистра результата 29.Если результаты с выходов сумр 1 аторов прямых и инверсных значеш 1 й кодов совпадают,то считается, что операция выполнена правильно,В блоке формирования признаков ошибок22 на основании сигналов из блока сверток 16и схемы сравнения 21 вырабатываются сигналы ошибок у 1 - у, Эти сигналы по шинам 31поступают в устройство управления, в котором вырабатываются сигналы, позволяющиескорректировать ошибку.В предлагаемом устройстве вь 1 рабатываются следующие сигналы ошибок:у, - результаты на выходе сумматоров несовпадают и есть ошибка в одном цзоперандов канала прямого кода;у - результаты совпали, но обрраруженаошибка в коде первого операнда, находящемся в регистре 1;уз - результаты не совпадают и есть ошибка в одном из операндов канала инверсного кода;у - результаты не совпадают, но ошибки воперандах отсутствуют;у 5 - результаты совпадают, но обнаруженаошибка во втором операнде, находящемся в регистре 38 илн обнаруркенаошибка в регистре множителя.При появлении этих сигналов работа ЛУпротекает следующим образом;у, - по шине 30 принудительно устанавливается в состояние 1 регистр результата 29 и в него записывается результат, полученный в канале инверсногокода, путем подачи управляющего сигнала по шине 17 ца вентиль 18;у. - проводится повторное считывание первого операнда из памяти и в случаенеоднократного повторения сигналаошибки у вырабатывается сигналошиокц у 5у - по шине 30 регистр результата 29 принудительно устанавливается в состояние 0 и в него записывается результат из канала прямого кода (ПК) путем подачи управляющего сигнала пошине 20 на вентиль 19;у 1 - проводится проверка исправности сумматора прямых и сумматора инверс ных значений кодов. Результат формируется в канале с инверсным сумматором, Работа АУ происходит так же как при появлении сигнала ошибки у 1или уз,у 5 - организуется повторный просчет некоторого участка программы.Контроль операции сдвига влево аналогичен контролю операции сложения, поскольку 10 сдвиг влево осуществляется путем сложения П,р едм ет изобретени яЛрифметическое устройство с контролем ц коррекцией ошибок, содержащее регистр первого операнда, прямой выход которого подключен к первому входу первого вентиля, второй вход которого соединен с первой входной клеммой, а выход - с первым входом сумматора и с первым входом блока сверто, а инверсный выход регистра первого операнда 60 65 числа с самим собой.Контроль операции сдвига вправо осуществляется следующим образом, Число из регистра результатов 29 через вентили 36, управ 15 ляемые сигналы из УУ по шине 37, подаетсясо сдвигом вправо на один разряд в регистрвторого операнда 38. Сдвигаемый вправомладший разряд по шине 26 поступает в блокформирования ошибки 22, где он учитывается20 при проверке передачи сдвинутого числа изрегистра 38 на вход сумматоров, так как в результате сдвига соответствие контрольного кода числу в регистре 38,нарушается,Дальнейшее прохожденце информации из25 регистра 38 через сумматоры в регистр 29 выполняется аналогично операции сложения,рассмотренной выше.При операции умножения множимое находится в регистре 1, множитель в регистре 47,30. частное - старшая часть в регистре результатов 29, а младшая часть в регистре множителя 47. Контроль и коррекция образования суммы частичных произведений организуется, как при операции слоркенця и сдвиге35 вправо. Контроль множителя осуществляетсяпутем сравнения контрольного кода множителя с контрольным кодом, который вырабатывается из сдвигаемых вправо разрядов множителя, поступающих по шине 27 в блок40 формирования ошибки 22,В предлагаемом устройстве коррекцияошибки в регистре множителя не предусматривается, поэтому при обнаружении ее блокформирования признака ошибки выдает сиг 45 цал у 5, по которому предполагается повторное выполнение некоторого участка программы, а значит н повторный ввод множителя иисполнение операции умножения.Контроль логических операций производит 50 ся путем сравнения результатов, полученныходновременно в двух сумматорах.Наличие двойного сумматора и схемы совпадения результ 1 ат 1 ов позволяет прц выполнении операции выявить все одиночные ц55 оольшцнство многократных ошибок.подключен к первому входу второго вентиля, управляющий вход которого соединен со второй входной клеммой, а выход - с первыми входами блока сверток и сумматора, ко второму входу которого подключены выходы третьего и четвертого вентилей и второй вход блока сверток, а выход сумматора соединен с первым входом пятого вентиля, второй вход которого подключен к третьей входной клемме, а выход - к первому входу регистра результата, первый выход которого соединен с первым входом шестого вентиля, второй вход которого подключен к четвертой входной клемме, а выход - к первому входу регистра второго операнда, второй вход которого соединен с выходом седьмого вентиля, к нервому входу которого подключен первый выход регистра результата, а второй вход соединен с пятой входной клеммой, первый выход регистра второго операнда подключен к входу сдвигового регистра множителя, а второй выход - к первому входу третьего вентиля, второй вход которого соединен с шестой входной клеммой, третий выход регистра второго операнда подключен к первому входу четвертого вентиля, второй вход которого соединен с седьмой входной клеммой, отличающееся тем, что, с целью повышения надежности работы устройства, оно содержит дополнительный сумматор, вентили, схему кодирования, схему сравнения и блок формирования признаков ошибок, к первому входу которого подключен выход сдвигового .регистра множителя, ко второму - первый выход регистра второго операнда, а к третьему - выходы блока сверток, третий вход которого соединен с выходами восьмого и девятого вентилей и с первым входом дополнительного сумматора, ко второ му входу которого подключен четвертый вход блока сверток и выходы десятого и одиннад цатого вентилей, а к третьему входу - третий вход первого сумматора и первый выход блока формирования признаков ошибок, второй выход которого соединен с выходной клеммой, а третий - со вторым входом ре гистра результата и третьим входом регистравторого операнда, к четвертому входу которого подключен выход двенадцатого вентиля, один из входов которого соединен с восьмой входной клеммой, а другой - со вторым вы ходом регистра результатов, к третьему входукоторого подключен выход схемы кодирования, первый вход которой соединен с выходом первого сумматора, а второй с выходом дополнительного сумматора и первым входом 20 тринадцатого вентиля, второй вход которогоподключен к девятой входной клемме, а выход - к четвертому входу регистра результата и к первому входу схемы сравнения, второй вход которой соединен с выходом пято го вентиля, а выход - с четвертым входомблока формирования признаков ошибок, первые входы восьмого и девятого вентилей соединены с инверсным и прямым выходами регистра первого операнда, а вторые входы с 30 первой и второй входными клеммами соответственно, первые входы десятого и одиннадцатого вентилей соединены с;инверсным и прямым выходами, регистра второго операнда, а вторые входы - с шестой и седьмой входны ми клеммами соответственно.387362 Составитель С, ГромоваТехред Т. Курилко Корректор С. Сатагулова Редактор Е. Гончар Типография, пр. Сапунова, 2 Заказ 2634/8 Изд.733 . Тираж 647 ПодписноеЦ 1 Ц 4 ИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 45

Смотреть

Заявка

1426289

М. А. Полунин

МПК / Метки

МПК: G06F 7/38, G06F 11/10

Метки: ошибок, коррекцией, контролем, арифметическое

Опубликовано: 01.01.1973

Код ссылки

<a href="http://patents.su/5-387362-arifmeticheskoe-ustrojjstvo-s-kontrolem-i-korrekciejj-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство с контролем и коррекцией ошибок</a>

Похожие патенты