Запоминающее устройствофшд

Номер патента: 429466

Авторы: Пресн, Особое, Гриц

Скачать ZIP архив.

Текст

нн 429466 ОПИСАНИЕ ИЗОБРЕТЕ Н И Я К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскии Социалистических Республик(22) Заявлено 05,01,73 (21) 1876708/1 8-24 51) М Кл 6 11 с 1100 аявкис присоединением осударственный комите 1Совета Министров СССРпо делан изобретенийи открытий. М. Гриць и А. Н. Пресняк обое конструкторское бюро вычислительной техники Рязанского радиотехнического института 71) Заявите в ь гз) ЗАПОМИНАЮЩЕЕ УСТРОЙСТ Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах (ЗУ) цифровых вычислительных машин.В известных ЗУ для обращения к ячейке памяти необходимы два такта: такт считывания (нри записи информации в этом такте ячейка памяти обнуляется) и такт записи (при считывании информации из ЗУ в этом такте восстанавливается содержимое ячейки памяти). В некоторых случаях, например при использовании ЗУ в качестве буферного, восстановления считанной информации не требуется и поэтому для повышения эффективного быстродействия используется режим считывания без регенерации.Однако в таких ЗУ при записи информации в ячейку памяти, из которой информация ранее была считана без регенерации, производится еще раз обнуление уже свободной ячейки.Целью изобретения является повышение эффективного быстродейспвия ЗУ за счет исключения такта считывания при записи информации в свободную ячейку памяти. Это достигается путем добавления в накопитель ЗУ разряда, хранящего информацию о занятости ячейки памяти, и использования специального алгоритма обращения к ЗУ. В режиме считывания без регенерации в этот разряд записывается О, а при любом другом обращении к ЗУ этот разряд хранит 1. Циклзаписи начинается с такта зациси и, если вдополнительном разряде хранится О, состоитиз одного такта записи. Если же в дополнительном разряде хранится 1, то вслед за таквынолняется такт коррекции,котором производится считы 1 ванис в тсх разрядах, где производится запись О.10 Предлагаемое устройство отличается от известных тем, что оно содержит в накопителедополнительный разряд, соединенный с входом усилителя воспроизведения дополнительного разряда и выходом однополярного фор 15 мирователя тока запрета, причем выход усилителя воспроизведения подключен к входублока управления, выход которого соединенс входом однополярного формирователя токазапрета.20 На чертеже изображена структурная схемапредлагаемого устройства,Устройство включает накопитель 1 с дополнительным разрядом 2, усилители воспроиз 25 н,ведения 3, усилитель воспроизведения допнительного разряда 4, двухполярные формирователи тока запрета 5, однополярньш формирователь тока запрета 6, блок управления7, регистр числа 8, шину Запрет считыванияиз дополнительного разряда 9 и шину Раз 30 решение записи в один такт 10, адресный3блок 11, блок связи 12, блок приема и выдачи кодов 13, числовую 14, адресную 15 и сигнальную 16 магистрали.Устройство работает следующим образом, При записи информации в ячейку памяти в первом такте - такте записи включены двухполярные формирователи 5, запрещающие запись 1 в нулевых разрядах записываемого числа. Если ячейка памяти свободна из-за считывания без регенерации при предыдущем обращении, то запоминающий элемент (ЗЭ) дополнительного разряда 2, находящийся в нулевом состоянии, в такте записи перемагнитится и перейдет в единичное состояние. При этом на выходе усилителя воспроизведения дополнительного разряда 4 возникает сигнал, который по шине Разрешение записи в один такт 10 поступает в блок управления 7, в результате чего цикл записи заканчивается после выполнения первого такта, а ЗУ через числовую 14, адресную 15 и сигнальную 16 магистрали подключается к другим устройствам. В ячейке, памяти после этого хранится записанное числс,а ЗЭ дополнительного разряда 2 находится в единичном состоянии.Если же ячейка памяти не была обнулена при предыдущем обращении, то ЗЭ дополнительного разряда 2 находится в единичном состоянии, При этом в некоторых разрядах ячейки памяти могут храниться 1, хотя в них необходимо записать О, В этом случае в результате выполнения такта записи не произойдет перемагничивания ЗЭ дополнительного разряда 2, что приведет к появлению нулевого сигнала на выходе усилителя воспроизведения дополнительного разряда 4. В этом случае блок управления 7 формирует вслед за тактом записи такт считывания, в котором двухполярные формирователи 5 подают в разрядные обмотки накопителя 1 токи запрета считывания в тех разрядах, где необходимо записать 1. Одновременно блоком управления 7 вырабатывается сигнал, который по шине Запрет считывания из дополнительного разряда 9 поступает на вход одно 4294664полярного формирователя тока запрета 6 ивключает его. Включение формирователя 6запрещает перемагничивание ЗЭ дополнительного разряда 2 в нулевое состояние, в ре 5 зультате этого в ячейке памяти хранится необходимое число, а ЗЭ дополнительного разряда 2 находится в единичном состоянии,Считывание информации с регенерацией ибез регенерации производився также, как и в10 известных устройствах. Считывание без регенерации осуществляется за один такт - тактсчитывания, после которого ячейка, памятиобнулена, а ЗЭ дополнительного разряда 2находится в нулевом состоянии. Считывание15 с регенерацией осуществляется за два такта,В первом такте - такте считывания - считываегся информация, а во втором такте - такте записи производится регенерация (запись). В ячейке памяти после этого хранится20 первоначальная информация, а ЗЭ дополнительного разряда 2 находится в единичномсостоянии,Предмет изобретения25Запоминающее устройство, содержащее накопитель, соединенный с выходами двухполярных формирователей тока запрета, с усилителями воспроизведения и адресным бло ком, блок управления, соединенный с двухполярными формирователями тока запрета, с усилителями воспроизведения и регистром числа, выход которого подключен к блоку приема и выдачи кодов, и блок связи, соедиЗ 5 ненный с адресным блоком, о т л и ч а ю щ е еся тем, что, с целью повышения быстродействия, оно содержит в накопителе дополнительный разряд, соединенный со входом усилителя воспроизведения дополнительного раз ряда и выходом однополярного формирователя тока запрета, причем выход усилителя воспроизведения дополнительного разряда подключен к блоку управления, выход которого соединении со входом однополярного фор мирователя тока зацрета.4294616 Составитель Ю. РозентальТехред А. Камыщникова Корректоры: А. Николаеваи Л. Корогод Редактор Т. Фадеева Типография, пр, Сапунова, 2 Заказ 2773/17 Изд, Мо 864 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий Москва, Ж, Раушская наб., д. 4/5

Смотреть

Заявка

1876708, 05.01.1973

В. М. Гриць, А. Н. Пресн ков, Особое конструкторское бюро вычислительной техники занского радиотехнического института

МПК / Метки

МПК: G11C 11/00

Метки: запоминающее, устройствофшд

Опубликовано: 25.05.1974

Код ссылки

<a href="http://patents.su/3-429466-zapominayushhee-ustrojjstvofshd.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройствофшд</a>

Похожие патенты