Устройство для задержки информации

Номер патента: 1541585

Авторы: Лацин, Шипита, Соколов, Полин, Дрозд

Скачать ZIP архив.

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 541585 1)5 С 06 Р 1/04 ОПИСАНИЕ ИЗОБРЕТЕН ЛЬСТВ КУСТРОЙСТВО ДЛЯ ЗАДЕ 15 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИ(56) Авторское свидетельство СССРР 556495, кл. С 11 С 11/00, 1976.Авторское свидетельство СССРУ 1193653, кл. С 06 Г 1/04, 1983. 2(57) Изобретение относится к вычис= лительной технике и может быть ис польэовано при построении линий задержки цифровой информации. Цель изобретения - повышение достоверности функционирования устройства. Устройство содержит входной 1 и выходной 7 регистры, первый 2 и второй 8 блоки свертки по модулю два, первый 3, второй 9, третий 12 и четвертый 13 триггеры, первый 4 и второй 10 элементы ИСКЛИЧАК 61 ЕЕ ИЛИ, счетчик 5 адреса, блок 6 памяти, блок 11 сравнения, элемент И 14. Устройство позволяет обнаруживать ошибки в контрольном и информационных разрядах. 1 ил.Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровойинформации.5Цель изобретения - повышение достоверности функционирования устройства.На чертеже изображена структурнаясхема устройства для задержки информации,Устройство содержит входной ре.гистр 1, первый блок 2 свертки помодулю два, первый триггер 3, первыйэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, счетчик 155 адреса, блок 6 памяти, выходнойрегистр 7, второй блок 8 свертки помодулю два, второй триггер 9, второйэлемент ИСКЛЮЧАЮТЕЕ ИЛИ 10, блок 11сравнения, третий триггер 12, четвер Отый триггер 13, элемент И 14, вход15 синхронизации, информационные входы 16, информационные выходы 17, выход 18 "Ошибка в контрольном разряде",выход 19 "Ошибка в информационных 25разрядах".Устройство работает следующимобразом.В начальный момент времени происходит обнуление всех регистров итриггеров устройства и счетчика 3адреса (цепи начальной установки непоказаны). 1 алее на входы 16 устройства начинают поступать слова задерживаемой последовательности, сопровождаемые синхроимпульсами типа меандр11 и 35на входе 15 синхронизации устройства,Причем во время первой половины такта происходит чтение информации изячейки, записанной К тактов назадв данную ячейку, а во время второйполовины такта происходит запись вэту же ячейку новой информации, которая в свою очередь будет считана через К тактов, где К - величина задержки. Значение кода К определяетсякоэффициентом пересчета счетчика 5,который по переднему Фронту импуль сов синхронизации циклически перебирает последовательность адресов ячеек блока 6 с нулевого по (К)-й ад"рес. Тем самым осуществляется задержка поступающей на вход устройстваинформации на К тактов. Прием информации во входной регистр 1 и первыйтриггер 3 осуществляется по переднему55фронту синхроимпульсов, прием информации в выходной регистр 7 и триггера 9, 12 и 13 осуществляется по зад-нему Фронту этих же синхроимпульсов,Информация записывается в блок бвместе с соответствующим контрольнымразрядом, который представляет собойсвертку по модулю два данного и последующего информационных слов, Такимобразом, каждый контрольный разрядучитывает значение соседних информационных слов.Считанная информация, вместе сконтрольным разрядом, заносится ввыходной регистр 7 по заднему Фронтуимпульсов синхронизации, Одновременно с этим вновь вычисленный контрольный разряд для считанного информационного слова заносится во второйтриггер 9. Вычисление контрольногоразряда происходит аналогично вычислению контрольного разряда при записи информации в блок 6,Результат сравнения выделяетсяблохом 11 и в конце каждого тактачтения заносится в триггер 12 (позаднему Фронту синхронизации). Принормальной работе устройства в триггер 12 постоянно заносится сигнал логического "О". При одиночном искажении контрольного разряда на выходетриггера 12 появляется сигнал логической "1", который удерживается втечение одного такта,Если же происходит искажение информационного разряда, это вызываетпоявление сигнала логической "1" навыходе триггера 12 в течение двухтактов (так как искаженное словопринимало участие в формировании двухсмежных контрольных разрядов, считываемых последовательно из блока 6).В этом случае на выходе элемента И 14Формируется сигнал логической "1" втечение одного такта.Сигналы контроля задержаны на дватакта относительно такта появлениясбойной информации на вьиоде блока 6.Таким образом, предлагаемое устройство позволяет распознавать одиночные сбои информационных (сигнална выходе 19) и контрольного разрядов блока 6 (сигнал длительностьюв один такт на вьиоде 18), что повышает достоверность функционированияустроФства.Формула изобретенияУстройство для задержки информации, содержащее блок памяти, входной41585Составитель В.РудаковТехред М.Ходанич Корректор А.Обручар Редактор Е.Папп Заказ 280 Тираж 559 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 5 15 и выходной регистры, первый и второй блоки свертки по модулю два, блок сравнения и счетчик адреса, причем информационные входы входного регистра и входы первого блока свертки по модулю два поразрядно объединены и являются информационными входами устройства, выходы входного регистра подключены к входам информационных разрядов блока памяти, выходы информационных и контрольного разрядов которого подключены соответственно к входам информационных и контрольного разрядов выходного регистра, выходы которого являются информационными выходами устройства, выход контрольного разряда выходного регистра подключен к первому входу блока сравнения, выход счетчика адреса подключен к адресному входу блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования устройства, в,него введены первый и второй элементы ИСКЛЮЧАЮЦЕЕ ИЛИ, с первого по четвертый триггеры и элемент И, причем выход первого блока свертки по модулю два подключен к информационному входу первого триггера и первому входу первого элемента ИСКЛЮЧАЮРЕЕ ИЛИ, второй вход которого соединен с выхо-дом первого триггера, выход первого элемента ИСКЛЮЧАЮТ,ЕЕ ИЛИ подключен к входу контрольного разряда блока памяти, выход второго блока свертки по модулю два подключен к информационному входу второго триггера и первому входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго триггера, выход блока сравнения соединен с информационнымГвходом третьего триггера, выход третьего триггера соединен с информационным входом четвертого триггера и первым входом элемента И и является выходоМ "Ошибка в контрольном раз ряде" устройства, выход четвертоготриггера подключен к второму входу.элемента И, выход которого является выходом "Ошибка в информационных разрядах", входы приема входного и вы ходного регистров, входы синхронизации триггеров, счетный вход счетчика адреса и вход записи-считывания блока памяти объединены и являются входом синхронизации устройства.

Смотреть

Заявка

4431025, 25.05.1988

СПЕЦИАЛЬНОЕ ПРОЕКТНО-КОНСТРУКТОРСКОЕ БЮРО "ДИСКРЕТ" ОДЕССКОГО ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА

ЛАЦИН ВЛАДИМИР НИКОЛАЕВИЧ, ПОЛИН ЕВГЕНИЙ ЛЕОНИДОВИЧ, ДРОЗД АЛЕКСАНДР ВАЛЕНТИНОВИЧ, ШИПИТА АНАТОЛИЙ ГРИГОРЬЕВИЧ, СОКОЛОВ ВАЛЕРИЙ АЛЕКСАНДРОВИЧ

МПК / Метки

МПК: G06F 1/04

Метки: информации, задержки

Опубликовано: 07.02.1990

Код ссылки

<a href="http://patents.su/3-1541585-ustrojjstvo-dlya-zaderzhki-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для задержки информации</a>

Похожие патенты