Формула

ШИФРАТОР, содержащий первый - пятнадцатый ключи, первый - четвертый трансформаторы, первый - пятый диоды, первый - четвертый резисторы и формирователь импульсного считывания, первые контакты первого и одиннадцатого ключей соединены с началом первой входной обмотки первого трансформатора, конец которой подключен к началу первой входной обмотки второго трансформатора, первые контакты второго и четырнадцатого ключей объединены, конец первой входной обмотки третьего трансформатора соединен с началом первой входной обмотки четвертого, конец которой поключен к первому контакту пятнадцатого ключа, второй контакт второго и первый контакт двенадцатого ключей соединены с концом второй входной обмотки первого и началом второй входной обмотки четвертого трансформаторов, первые контакты третьего и четвертого ключей объединены, первые контакты пятого и девятого ключей объединены, первый контакт седьмого ключа объединен с вторыми контактами четвертого и пятого ключей, первый контакт тринадцатого ключа объединен с вторыми контактами двенадцатого и четырнадцатого ключей, первый выход формирователя импульсов считывания подключен к первому выводу пятого диода и первым выводам первого-четвертого резисторов, вторые выводы которых соединены с первыми выводами одноименных диодов и началами выходных обмоток одноименных трансформаторов, концы которых объединены с вторым выводом пятого диода и общим выводом формирователя импульсов считывания и подключены к общей шине, отличающийся тем, что, с целью повышения достоверности выходной информации, в шифратор введены пятый трансформатор, пятый резистор, шестой диод, первый - пятый аналоговые элементы памяти, блок оперативной памяти, блок коммутаторов, блок проверки на четность, формирователь одиночного импульса, элемент ИЛИ и элемент И, второй контакт первого и первый контакт десятого ключей объединены с концом первой входной обмотки второго и началами первой входной обмотки пятого и второй входной обмотки четвертого трансформаторов, второй контакт пятнадцатого ключа объединен с первым контактом девятого ключа и подключен к началу первой входной обмотки второго трансформатора, вторые контакты третьего и седьмого ключей соединены с началом второй входной обмотки второго трансформатора, конец которой подключен к первому контакту второго ключа и началу второй входной обмотки третьего трансформатора, конец которой подключен к началу второй входной обмотки первого трансформатора и первым контактам третьего и восьмого ключей, вторые контакты шестого, восьмого и девятого ключей соединены с началом первой входной обмотки третьего и концом первой входной обмотки пятого трансформатора, начало второй входной обмотки пятого трансформатора подключено к концу второй входной обмотки четвертого трансформатора и первому контакту седьмого ключа, конец второй входной обмотки пятого трансформатора соединен с первым контактом тринадцатого ключа, второй контакт которой объединен с первым контактом одиннадцатого ключа, второй контакт которого и второй контакт десятого ключа соединены с началом первой входной обмотки четвертого трансформатора, первый вывод пятого резистора подключен к первому выходу формирователя импульсов считывания, второй вывод пятого резистора соединен с первым выводом шестого диода и началом выходной обмотки пятого трансформатора, конец которой подключен к общей шине, вторые выводы первого - четвертого и шестого диодов через соответственно первый - пятый аналоговые элементы памяти подключены к первому - пятому информационным входам блока оперативной памяти, второй выход формирователя импульсов считывания соединен с тактовыми входами формирователя одиночного импульса и блока оперативной памяти, первый выход которого подключен к первым входам элемента ИЛИ и блока проверки на четность, выход которого соединен с первым входом элемента И, второй - пятый выходы блока оперативной памяти подключены к одноименным входам элемента ИЛИ и блока проверки на четность и соответственно первому -четвертому информационным входам блока коммутаторов, выход элемента ИЛИ соединен с управляющим входом формирователя одиночного импульса, выход которого подключен к второму входу элемента И, выход которого соединен с управляющим входом блока коммутаторов, выходы которого являются соответствующими выходами шифратора.

Описание

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах дистанционного ввода информации в цифровые приборы, работающие в условиях электромагнитных помех и разрядов статического электричества.
Цель изобретения - повышение достоверности выходной информации.
На фиг. 1 представлена схема шифратора; на фиг.2-4 показано выполнение соответственно формирователя импульсов считывания, блока проверки на четность и формирователя одиночного импульса.
Шифратор содержит первый-пятнадцатый ключи 1-15, первый-пятый трансформаторы 16-20, формирователь 21 импульсов считывания, первый-шестой диоды 22-27, первый пятый резисторы 28-32, первый-пятый аналоговые элементы 33-37 памяти, блок 38 оперативной памяти, блок 39 проверки на четность, элемент И 40, блок 41 коммутаторов, элемент ИЛИ 42, формирователь 43 одиночного импульса, общую шину 44. На фиг.1 обозначены выходы 4 шифратора.
Ключи 1-15 - нормально разомкнутые, их номера соответствуют вводимым числам.
Трансформаторы 16-20 выполнены на магнитных сердечниках с непрямоугольной петлей гистерезиса. Выходные обмотки трансформаторов 16-20 совместно с соответствующими резисторами 28-32 образуют дифференцирующие цепи для импульсов формирователя 21.
Формирователь 21 импульсов считывания содержит (фиг.2) задающий генератор 46 импульсов, усилитель 47 и делитель 48 частоты.
Блок 39 проверки на четность может быть реализован (фиг.3) на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 49 и элементах ИЛИ-НЕ 50.
Формирователь 43 одиночного импульса может быть выполнен (фиг.4) на счетчике 51 с дешифратором и элементе ИЛИ-НЕ 52.
Двоичные коды вводимых чисел, формируемые на выходах трансформаторов 16-20, содержат четное количество нулей при кодовом расстоянии не менее 2 (см. табл.1, младший разряд здесь и далее - справа). Следует отметить, что при указанном способе соединения входных обмоток трансформаторов 16-20 между собой при формировании кодов ключей 1-15 трансформаторы 16-20 получаются унифицированными и не содержат "избыточных" входных обмоток.
Приведенные в табл.1 двоичные коды ключей 1-15 являются обратными кодами, что отражает особенность шифратора: в исходном состоянии, т.е. при разомкнутых ключах, на входах всех элементов 33-37 памяти присутствует периодическая последовательность импульсов положительной полярности, формируемых соответствующими дифференцирующими цепями (последовательно соединенными выходными обмотками трансформатора 16-20 и соответствующими им резисторами 28-32) на срезе импульсов отрицательной полярности на первом выходе формирователя 21 импульсов считывания.
Параметры аналоговых элементов 33-37 памяти выбирают таким образом, чтобы их конденсаторы до уровня логической единицы от нескольких входных импульсов (с целью повышения помехоустойчивости шифратора) и разряжались до уровня логического нуля только при исчезновении входных импульсов на время более заданного значения, т.е. при "нормальном" замыкании ключей 1-15. Параметры элементов 33-37 памяти могут влиять на быстродействие трансформаторов 16-20 шифратора, в частности, увеличение емкости конденсаторов в элементах 33-37 памяти приводит к увеличению времени восстановления магнитного состояния сердечников трансформаторов 16-20 (из-за шунтирования выходной обмотки трансформаторов конденсатором). При необходимости для исключения этого влияния в каждый элемент 33-37 памяти между входом элемента памяти и его конденсатором можно ввести резистор.
Пятый диод 26, включенный с первого выхода формирователя 21 импульсов считывания на общую шину 44, позволяет устранить зависимость амплитуды выходных импульсов шифратора от вводимого с помощью ключей 1-15 числа (от количества единиц в двоичном ходе этого числа).
Работает шифратор следующим образом.
В исходном состоянии ключи 1-15 разомкнуты, формирователь 21 импульсов считывания формирует на своем первом выходе периодическую последовательность отрицательной полярности, а на втором выходе-последовательность импульсов положительной полярности с меньшей частотой следования. Импульсами с первого выхода формирователя 21 через резисторы 28-32 и выходные обмотки трансформаторов 16-20 периодически "опрашиваются" состояния ключей 1-15. При этом магнитные сердечники трансформаторов в 16-20 при разомкнутых ключах 1-15 насыщаются на выходах дифференцирующих цепей, образованных последовательно соединенными резисторами 28-32 и соответствующими им выходными обмотками трансформаторов 16-20, формируются разнополярные импульсы на фронте и срезе каждого импульса формирователя 21 импульсов считывания. Импульсы положительной полярности, формируемые по срезу указанных импульсов считывания через диоды 22-25, 27 проходят на аналоговые элементы 33-37 памяти, конденсаторы которых заряжаются, и на всех выходах данных элементов 33-37 памяти поддерживаются потенциальные сигналы с уровнем логической единицы. Эти сигналы поступают на информационные входы блок 38 оперативной памяти, на выходах которого, а также на выходе элемента ИЛИ 42 поддерживаются исходные уровни логического нуля. На выходе блока 39 проверки на четность и элемента И 40 поддерживается исходный уровень логического нуля. При логическом нуле на управляющем входе блока 41 коммутаторов на его выходах поддерживается, независимо от уровней сигналов на его информационных входах, уровень логического нуля. Следовательно, исходном состоянии шифратора на выходах всех аналоговых элементов 33-37 памяти - уровень логической единицы, на выходах блока 38 оперативной памяти и на выходах 45 шифратора - уровень логического нуля, а такое состояние шифратора сохраняется до замыкания какого-либо из ключей 1-15.
При замыкании какого-либо из ключей 1-15 закорачиваются последовательно и согласно включенные входные обмотки двух или четырех из трансформаторов 16-20 в соответствии с табл.1. Например, при замыкании ключа 13 закорачиваются входные обмотки трансформаторов 16, 17, 19 и 20 с весовыми коэффициентами 1, 2, 8, 16 соответственно. При этом входные сопротивления выходных обмоток соответствующих трансформаторов для импульсов формирователя 21 импульсов считывания резко уменьшаются, и все напряжение импульсов формирователя 21 практически падает на резисторах 28-32 соответствующих дифференцирующих цепей. На выходах последних исчезают разнополярные импульсы, формируемые на фронте и срезе каждого из импульсов формирователя 21 импульсов считывания. Поэтому после замыкания ключа 13 прекращается поступление импульсов положительной полярности на входы аналоговых элементов 33, 34, 36 и 37 памяти, а на вход элемента 35 памяти они продолжают поступать. В результате на выходах элементов 33, 34, 36 и 37 памяти устанавливается потенциальный сигнал с уровнем логического нуля, а на выходе элемента 35 памяти сохраняется исходный уровень логической единицы. При этом на выходах первого, второго, четвертого и пятого разрядов блока 38 оперативной памяти устанавливается уровень логической единицы, а на выходе его третьего разряда сохраняется исходный уровень логического нуля.
При таком четном количестве единиц в пятиразрядном двоичном коде блок 39 проверки на четность на своем выходе формирует выходной сигнал (который сохраняется в течение замкнутого состояния ключа 13) с уровнем логической единицы, который поступает на вход элемента И 40. С задержкой на заданное время на другой вход элемента И 40 с формирователя 43 одиночного импульса поступает импульсный разрешающий сигнал с уровнем логической единицы. Задержка этого сигнала позволяет не выдавать на управляющий вход блока 41 коммутаторов ложных коротких сигналов "Годен" с блока 39, формирование которых последним возможно даже при "нештатном" коде из-за переходного процесса установления информации на элементах 33-37 памяти и возможного сдвига сигналов (на один такт) на выходах блока 38 оперативной памяти. В течение этого импульсного сигнала элемента И 40 поддерживает на управляющем входе блока 41 коммутаторов разрешение на выдачу на выходе 4 шифратора информации с выходов четырех старших разрядов блока 38. В результате на выходы 451, 453 и 454 шифратора выдаются сигналы с уровнем логической единицы, на выход 452 - с уровнем логического нуля, т.е. четырехразрядный двоичный код (1101) десятичного числа 13 - порядкового номера замкнутого ключа.
При размыкании замкнутого ключа 13, описанное выше, исходное состояние шифратора автоматически восстанавливается: входные сопротивления выходных обмоток соответствующих трансформаторов 16, 17, 19 и 20 резко увеличиваются, на входах аналоговых элементов 33, 34, 36 и 37 памяти снова появляются импульсы положительной полярности. При этом на выходах всех аналоговых элементов 33-37 памяти восстанавливается исходный уровень логической единицы, на всех выходах блока 38 оперативной памяти - уровень логического нуля. Это, в свою очередь, приводит к восстановлению на выходе блока 39 проверки на четность исходного уровня логического нуля и к восстановлению уровня логического нуля.
При замыкании любого другого из ключей 1-15 шифратор работает аналогично: выходной четырехразрядный код шифратора появляется импульсно и только в том случае, если пятиразрядный двоичный код замыкаемого ключа, формируемый на трансформаторах 16-20, содержит четное количество единиц.
Если же пятиразрядный код замыкаемого ключа по какой-либо причине содержит нечетное количество единиц, например, при наличии короткозамкнутой входной обмотки на каком-либо трансформаторе, отказах типа "обрыв" в резисторах 28-32, диодах 22-25, 27 или в выходных обмотках трансформаторов 16-20, при отсутствии импульсов на первом выходе формирователя 21 импульсов считывания, а также при ошибочном одновременном замыкании некоторых пар ключей, например ключей 1 и 2, 1 и 3, 1 и 4 и т.д. (см. коды ключей в табл. 1), на выходе блока 39 проверки на четность разрешающего сигнала нет, что приводит к сохранению на всех выходах 45 шифратора исходного уровня логического нуля, т.е. при указанных типах отказов элементов выходные сигналы шифратором не формируются.
В табл.2 в графах 1 и 2 приведены возможные пятиразрядные коды на выходах аналоговых элементов 33 -37 памяти и выходах блока 38 оперативной памяти соответственно; в графе 3 в строках, соответствующих "штатным" кодам, проставлены порядковые номера ключей, при замыкании которых формируются эти "штатные" коды; в графе 4 приведены выходные четырехразрядные коды шифратора.
Из табл. 2 видно, что отличная от нуля информация на выходах 45 шифратора появляется только при "штатных" кодах ключей 1-15. При "нештатных" кодах ключей, которые могут иметь место при одиночных константных отказах элементов (а в некоторых случаях и при кратных отказах), на выходах 4 шифратора сохраняется нулевая (исходная) информация. Выходная информация шифратора формируется в виде параллельного кода, являющегося двоичным эквивалентом десятичного числа, соответствующего порядковому номеру замыкаемого ключа.
Изобретение относится к автоматике и вычислительной технике. Его использование в устройствах дистанционного ввода информации в цифровые приборы, работающие в условиях электромагнитных помех и разрядов статического электричества, позволяет повысить достоверность выходной информации. Шифратор содержит ключи 1 - 15, трансформаторы 16 - 19, формирователь 21 импульсов считывания, диоды 22 - 26 и резисторы 28 - 31. Благодаря введению трансформатора 20, диода 27, резистора 32, аналоговых элементов 33 - 37 памяти, блока 38 оперативной памяти, блока 39 проверки на четность, элемента И 40, блока 41 коммутаторов, элемента ИЛИ 42 и формирователя 43 одиночного импульса в шифраторе осуществляется формирование пятиэлементного кода с кодовым расстоянием не менее 2. Анализ этого кода на четность позволяет исключить большую часть ложных кодовых комбинаций, появляющихся из-за отказов в схеме шифратора или одновременного замыкания двух ключей. 2 табл., 4 ил.

Рисунки

Заявка

4626872/24, 27.12.1988

Зубаеров Р. Ф, Даниленко Г. В, Бабаян В. К

МПК / Метки

МПК: H03M 7/22, H03M 13/00

Метки: шифратор

Опубликовано: 30.11.1994

Код ссылки

<a href="http://patents.su/0-1605892-shifrator.html" target="_blank" rel="follow" title="База патентов СССР">Шифратор</a>

Похожие патенты